因BGA的信号有规则性的引线、打VIA,使得接地的导通较充足。
共1条
1/1 1 跳转至页
PCB布局布线详解
在ROUTING上的需求如下:
1.by pass => 与CHIP同一面时,直接由CHIP pin接至by pass,再由by pass拉出打via接plane;与CHIP不同面时,可与BGA的VCC、GND pin共享同一个via,线长请勿超越100mil。
2.clock终端RC电路=> 有线宽、线距、线长或包GND等需求;走线尽量短,平顺,尽量不跨越VCC分隔线。
3.damping => 有线宽、线距、线长及分组走线等需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
4.EMI RC电路 => 有线宽、线距、并行走线、包GND等需求;依客户要求完成。
5.其它特殊电路 => 有线宽、包GND或走线净空等需求;依客户要求完成。
6.40mil以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在BGA区上下穿层,造成不必要的干扰。
7.pull low R、C => 无特殊要求;走线平顺。
8.一般小电路组 => 无特殊要求;走线平顺。
9.pull height R、RP => 无特殊要求;走线平顺。
为了更清楚的说明BGA零件走线的处理,将以一系列图标说明如下:
A.将BGA由中心以十字划分,VIA分别朝左上、左下、右上、右下方向打;十字可因走线需要做不对称调整。
B.clock信号有线宽、线距要求,当其R、C电路与CHIP同一面时请尽量以上图方式处理。
C.USB信号在R、C两端请完全并行走线。
D.by pass尽量由CHIP pin接至by pass再进入plane。无法接到的by pass请就近下plane。
E.BGA组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA可在零件实体及3MM placement禁置区间调整走线顺序,如果走线没有层面要求,则可以延长而不做限制。内圈往内拉或VIA打在PIN与PIN正中间。另外,BGA的四个角落请尽量以表面层拉出,以减少角落的VIA数。
F.BGA组件的信号,尽量以辐射型态向外拉出;避免在
F_2 为BGA背面by pass的放置及走线处理。
By pass尽量靠近电源pin。
F_3 为BGA区的VIA在VCC层所造成的状况
THERMAL VCC信号在VCC层的导通状态。
ANTI GND信号在VCC层的隔开状态。
因BGA的信号有规则性的引线、打VIA,使得电源的导通较充足。
F_4 为BGA区的VIA在GND层所造成的状况
THERMAL GND信号在GND层的导通状态。
ANTI VCC信号在GND层的隔开状态。
关键词: 布局 布线 详解 走线 尽量 信号
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! | |
“我想要一部加热台”活动,不花钱赢取开发好工具!活动开始了哦 | |
【有奖活动】伙伴们:您的“需求”解决了吗? | |
抽奖了,抽奖了,金升阳医疗电源 |
打赏帖 | |
---|---|
【换取手持数字示波器】+与同事对定时器输出相位可调PWM移相全桥控制分享被打赏50分 | |
【换取手持数字示波器】+LP-MSPM0L1306开发板试用体验+串口被打赏40分 | |
CC-RL编译器相关问题求助被打赏10分 | |
【换取手持数字示波器】+与同事对ESP-12开发调试经验分享被打赏50分 | |
【换取手持数字示波器】+同事tek示波器调试spi解析被打赏50分 | |
【换取手持数字示波器】+2.6寸墨水屏调试经验被打赏50分 | |
换取手持数字示波器+个人开关电源的设计经验被打赏50分 | |
【换取手持数字示波器】+【APT32F173测评】+URAT被打赏20分 | |
【换取手持数字示波器】CH32X035的定时器以及外部中断体验被打赏50分 | |
【换取手持数字示波器】CH32X035搭建开发环境(RISC-V)被打赏50分 |