这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 想学FPGA请问是学VHDL还是Verilog?请指点迷津,谢谢。

共14条 2/2 1 2 跳转至
助工
2013-01-22 11:42:02     打赏
11楼
我不懂,刚百度百科看到的: 这是一个初学者最常见的问题。其实两种语言的差别并不大,他们的描述能力也是类似的。掌握其中一种语言以后,可以通过短期的学习,较快的学会另一种语言。 选择何种语言主要还是看周围人群的使用习惯,这样可以方便日后的学习交流。当然,如果您是集成电路(ASIC)设计人员,则必须首先掌握verilog,因为在IC设计领域,90%以上的公司都是采用verilog进行IC设计。对于PLD/FPGA设计者而言,两种语言可以自由选择。 设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合,方便高效地设计数字电路及其产品。 常用的Verilog HDL语言开发软件有Altera公司的MAX+PLUS II,Quartus II和Xilinx公司的Foundation ISE。

菜鸟
2013-02-03 13:21:03     打赏
12楼
还是先学Verilog吧

专家
2013-02-05 10:43:37     打赏
13楼
应该是Verilog HDL多一些,也比较好学。

菜鸟
2013-12-27 15:15:03     打赏
14楼
肯定是Verilog啦,如要深入,那就必须VHDL.

共14条 2/2 1 2 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]