这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于IP 软核、固核、与硬盒的介绍 initial 、always的差异介绍(求

共1条 1/1 1 跳转至

关于IP 软核、固核、与硬盒的介绍 initial 、always的差异介绍(求大神更正)

菜鸟
2014-08-06 12:31:04     打赏

IPIntellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于ASICASSPPLD等当中,并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理(Physical)三级不同程度的设计,对应描述功能行为的不同分为三类,即软核(Soft IP Core)、完成结构描述的固核(Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。

什么是软核?
IP
软核通常是用HDL文本形式提交给用户,它经过RTL级设计优化和功能验证,但其中不含有任何具体的物理信息。据此,用户可以综合出正确的门电路级设计网表,并可以进行后续的结构设计,具有很大的灵活性,借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体,根据各种不同半导体工艺,设计成具有不同性能的器件。软IP内核也称为虚拟组件(VC-Virtual Component)。

什么是固核?
IP
固核的设计程度则是介于软核和硬核之间,除了完成软核所有的设计外,还完成了门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供给用户。

什么是硬核?
IP
硬核是基于半导体工艺的物理设计,已有固定的拓扑布局和具体工艺,并已经过工艺验证,具有可保证的性能。其提供给用户的形式是电路物理结构掩模版图和全套工艺文件,是可以拿来就用的全套技术。
参考资料:bbs.****.com/ShowTopic.aspx?id=45937

initial块内的语句从上到下只执行一次 不符合电路的运行模式 所以是不可综合的 它一般用来仿真时赋值;你这个代码里面的initial就是用来给输入赋值测试你这个全加器的。。
always
块内的语句是反复执行的 一般写成类似于 always @ (posedge clock or negedge reset)  always @ (*)的形式写成时序或组合逻辑


共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]