EEPW论坛

reg [3:0] count;

reg[2:0]  m;

always @(posedge clk1 or negedge rst_n)

if(!rst_n)

   m<=3'b000;

else

   m<=m+1;

always @(posedge clk2 or negedge rst_n)

if(!rst_n)

  begin

     count<=4'b0000;

     out<=0;

   end

else if(count==4'b1111)

    begin

       count<=4'b0000;

       m<=3'b000;

   end

.........

其中，clk1的周期是clk2周期的16倍。m记录clk1的上升沿的个数，count记录clk2上升沿的个数。要求在count计数值为15且clk2上升沿时对m值清零。

求教，如何实现这一功能？？