这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 使用VDMA在PL和PS之间传输视频流数据

共1条 1/1 1 跳转至

使用VDMA在PL和PS之间传输视频流数据

菜鸟
2017-06-27 15:25:34     打赏
理论部分 VDMA可以把AXI4-Stream 类型的视频流通过S2MM,写入到DDR3中,反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。 本文所使用的开发板是Miz702(兼容zedboard) 
PC 开发环境版本:Vivado Design Suite 2015.2
硬件系统工程新建一个zedboard工程建好工程后,再新建一个Block Design点击ADD IP,添加ZYNQ PS 点击Run Block Automation,在弹出的对话框点击OK 双击ZYNQ图标,去掉不用的外设 使能一个HP接口,PL和PS通过VDMA传输数据做准备 设置好后,点击OK添加VDMA IP Core 点击Run Connection Automation在弹出的对话框的左上角选择All…,点击OK再次点击Run Connection Automation在弹出的对话框的左上角选择All…,点击OK,然后重新生成布局添加TPG IP Core 双击刚刚生成的TPG图标,作如下设置 按照如图所示连接 按照如图所示连接时钟线 同上把VDMA的m_axis_mm2s_aclk以及s_axis_s2mm_aclk和上述时钟线连在一起把TPG的aresrtn按照如图所示连接 重新生成布局后,如图所示(右击可以查看高清大图) 添加ILA IP Core(方法很多,这里未必是最好的) 把ila_0的SLOT_0_AXI和VDMA的M_AXI_MM2SS连接在一起 把ila_0的clk和VDMA的aclk连在一起在添加一个ILA IP Core把ila_1的SLOT_0_AXI和VDMA的M_AXI_S2MM连接在一起把ila_1的clk和VDMA的aclk连在一起完整的硬件结构框图如下(右击可查看高清大图) 右击Bolock design,选择Create HDL Wrapper再次右击Bolock design,选择Generate output Prouducts完成点击Run Synthesisi完成后,点击Generate bitstream(耐心等待下吧,可以去吃个饭,睡会觉或者浏览下论坛的帖子,发几个评论……)然后再选择,Tools -> set Up Debug最后,File->Export->Export Hardware —-File ->Launch SDK软件工程SDK启动后,新建一个Hello World工程把helloworld.c里的代码修改如下: 按照如下配置配置软件Debug

设置好之后,开发板上电,点击Debug打开vivado->open hardware->program device成功后,vivado会自动打开硬件调试界面,如图所示 添加触发信号在hw_ila_1里添加axi_vdma_0_M_AXI_MM2S_ARVALID信号,如图所示: 同上在hw_ila_2里添加axi_vdma_0_M_AXI_S2MM_AWVALID信号把waveform里不相关的信号去掉可以单步调试运行或者直接运行VDMA启动两个通道启动后,wavefom里的波形如下所示:S2MM MM2S 这里大家可能会注意到有个问题,就是MM2S只传输了一次就停止了,这是问什么呢?大家可以思考下!总结,在本篇文章我们实现了用VDMA的洗数据,把stream类型的数据转为Memory Map类型的存到内存中,然后用VDMA的读数据把MM的数据转为Stream型。最后还留了个小问题(PS:其实有一步我忘了做了),大家可以思考下!


共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]