EEPW论坛

任职资格

1. 熟练运用Verilog或VHDL；
2．熟练运用ispLEVER、Quartus II 、Xinlinx ISE中的一种和ModelSim、Synplify；
3．具有良好的数字电路基础，具有大规模逻辑开发经验，熟悉基本的模拟电路；
4．两年以上的FPGA项目完整的开发经验；
5．能够独立完成项目需求分析、方案设计；

6．有光通信/光端机、以太网MAC、IP交换机或安防行业者优先。

职位描述
1． 能够独立完成/辅助完成项目需求分析、方案设计；
2． 能够与软件/硬件工程师配合完成通信协议的制定以及开发；

3.       良好的设计文档编写、软件流程设计编写习惯；

4.       良好标准的代码风格以及软件的详细备注。