OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 这种情况下,DSP和FPGA的时钟信号如何产生呢?

共1条 1/1 1 跳转至

这种情况下,DSP和FPGA的时钟信号如何产生呢?

工程师
2020-02-23 22:38:09    评分
我做的一个基于DSP的系统中,DSP做主处理器,控制着整个系统,包括信号处理,整体调度等;选择了一块Xilinx的FPGA做FIFO UART和系统的逻辑控制和译码。DSP的时钟输入为15MHz,经过内部的PLL倍频为较高频率,FPGA需要25M或一下的时钟输入。

我的问题是:这种情况下,DSP和FPGA的时钟信号如何产生呢?





关键词: DSP     FPGA     时钟     时钟信号     Xilinx    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]