EEPW论坛

1.            Routing Placement.

在Placement時一定會先考慮順線，但還是會有小失誤，如主IC的位置與旁邊的大IC預留間距不足，此時並不是要開始拉線，先把主IC定位才能往下拉線，事先先預排走線位置，如有power area or return path請盡量避開，如果大Bus的走線都先排完走完，Check OK後才開始請layout走線，另外在DDR SODIMM與CPU中間的間距請follow工廠的Rule(DimmA 與Dimm B中間請離4 ~ 5mm，Dimm 與CPU socket請距離5~6 mm rework區)。2.            Design rule.a.                  各個Platform 都有要求的layout guide or layout rule，必需先行確認，並設定進CNS table裡。b.                  阻抗值(impedance.)必需follow design guide，先確定幾層板再將阻抗值一併提供給板廠進行評估各阻抗在外層及內層走線的寬度及距離，必需要有三家以上的板廠提供相同的數據，如果都不相同，請要求各板廠統一(板廠可調整及板層厚度來達成此要求)。3.            CNS table.設定各個高速訊號及重要訊號，長度線寬等，用程式來cover部份需要Check的地方，要求layout 人員將設定匯入，此點有可能miss的問題在於高速線上的電容及EMI電阻，使用者有可能忘了要設定二端或者長度設定不對，尤其是VIA數要統計後才設定進去不然layout人員可能會亂拉。4.            placement.在初拿到版子時，套入機構只有主chipset，各項細部電阻電容都沒有放，要先放重要的電容位置，重要性如下排序。                                      i.            PLL and Ref power. (至少一顆電容，分壓時可以將電容放在Ball端，其他分壓用的電阻可以放在遠端拉線到電容，切記先進電容再進VIA or Ball)                                    ii.            CLK power，原則如上.                                  iii.            DAC Power，小uF的電容請靠VIA，因為吃電速度快.                                   iv.            Cal 電阻.(提供電位參考)                                     v.            Pull High 電阻，元件可放遠一點.5.            Routing.走線也有先後順序。                                      i.            High Speed (PEG / USB3.0 / UMI or DMI / FDI / diff. CLK / SATA / PCIe.)                                    ii.            Mid. Speed and important.(USB2.0 / Signal CLK / LPC / CRT / Audio)                                  iii.            Low Speed and Low Level. (SMBus / ProcHot# / ThermTrip# ….等)                                   iv.            Very Low Speed ==> EC and BIOS control pin and LED#......6.            Power Sharp and VCC Sharp.在完成placement後，直接High light power把同Power的電容圍成一個Sharp，需注意電源進PIN Rating的問題，線路上畫幾安培就要打幾顆VIA，另外還有Sharp換層到IC本體吃電的VIA數及位置，也要注意Chipset本體的大Power VIA，Chipset吃多少電就打多少VIA。7.            Noise.在主板上有些大電流變動區需避開至少20mil以上(能多開就避多開)。如下：                                      i.            PWM LX / DL / DH (LX => Choke到電容中間 / DL PWM IC 到LOW Side Gate Trace / DH PWM IC 到High Side Gate Trace.)                                    ii.            +PWR_SRC VIA and Trace. (它會干擾別人)8.            Crosstalk.高速線及CLK線在主板上相鄰層會相互干擾所以不能重疊。尤其是在IN1/IN2層中的  DDR / VRAM 更應該注意。附注。1.            高速線需reference GND，如果沒有GND 也要參考同準位的電源，不要跨Moat。2.            高速線換層需要在換層的VIA旁加GND VIA做reference.3.            判斷電流回流路徑，如有必要，在GND層加Moat線做護牆河。