EEPW论坛

给你点参考：

有代表性的观点列出，各位看看哪些对哪些有错误：

延时方面，CPLD可预测；FPGA不可预测；

总的来说CPLD更多用组合逻辑做一些设计，FPGA则最好采用全同步时序逻辑设计。

但是有一点时确定的：CPLD的延时和布局没有太大的关系，而FPGA就不一样，她是和内部的布线和布局有关的，延时的大小和布线布局有关。

从理论上来讲，maxplus2是不支持综合延时语句的，通常的方法都是用触发器来实现延时。而延时的分辨率由触发器的基础时钟决定。

如果延时短的话用几个D触发器（几个时钟周期），长的话用计数器控制

实际上，vhdl延时语句并不能在真正的硬件上产生任何作用。

是的，只是在仿真的时候才有用。要实现延时可在线路中加入lcell,不过altera不推荐。

两个非门就可达到延时效果！否则就要加时钟

我感觉外接一个高频时钟之后有移位寄存器控制好一些

看看输入输出IO延时以及门延时是多少

50ns的延迟想单纯用组合逻辑和布线延迟实现，估计要浪费你n多宏单元。一般信号经过一级宏单元的延迟也就1、2个ns（具体要查DATASHEET），你自己算要多少宏单元吧。
所以还是用时钟计数的可靠。
另外就算时钟计数，也存在问题，输出的B信号与内部时钟同步，无法保证和A信号的时差在50ns这个值上。50ms就好做得多了，毕竟百分误差小得多。
另一个角度，在片外用个RC滤波加个丝米特触发器之类的东东是不是可以实现呢，配好了也许可以

请教如何在ISE中将一个信号延时一点(几个纳秒,小于系统时钟周期),在 MUXPLUX2中好象可以加硬BUFFER,保证在综合中不被优化掉,请问在ISE 中如何处理?

可以用cell来实现延迟！

建议用高频时钟计数
用buffer延时，无法准确控制延时时间，并且任何元件上升沿和下降沿的延时都不一样，没法算的。

小延时用buffer大延时用时钟控制
但是不会很精确，不知道谁有好办法

肯定要时钟来产生，
门延时是不可预算的，且每次综合都会有偏差，after等延时语句是不可综合的

如果要延时可控，就要用时钟，

要精确实现延时 只能说明设计思路有问题

如果是altera公司的器件很短的延时都可以控制，但是并不是软件中仿真给出的值，因为信号在内部两个lab之间的延时与信号在单个lab中不同cell块之间的延时不同，后者快的多。在软件中可以设定功能块做在一起或是分散开以获得不同的小的延时。

可以通过计时器触发的方式得到延迟

是的，用语言编写的延时功能实现不了，只能用原理图实现

可以延时
在原理图中调用LATCH模块可以实现严格意义的5ｎS延时，更长的延时可以用计数器实现

原理图怎么做延时???!用反相器吗？那样会被优化掉?请赐教！

可以有几种方法,
1.用倍频器直接输入所需时钟,印制板布线要很讲究；
2.使用可以倍频的片子,这种片子对软件要求较高；
3.采用双50MHz时种,处理逻辑较为复杂,但对电路要求与芯片要求都低了.
我用过1、3种方法，第2种没试过,你如果有能力可用2方法，实现简单但成本可能要高些.

1，因为你用的是fpga,所以可以在布局布线完成后，自己手工改一下版图，满足延时的要求。
2，不加非门，用2输入的与门，把另一个输入接到pad上，这样就不会优化掉，然后在外围电路中巴pad接到地上。

不是好办法

可以用lcell延时，但是会产生另外一个问题。
这样产生的延时随环境变化而变化（如温度），你的延时就变得不稳定，你要了解CPLD的内部结构，这个延时就是宏单元的输出到输入的延时（这只是笼统的理解），延时主要和器件的速度相关，如你所说的10ns，这就是器件的速度等级。要比10ns更小可能不好办，本身器件的原因，这个延时只是个极限指标，其实每个宏单元的延时的一致性并不是很好。建议不要采用这种延时，能不用就不用。

fpga的延时问题据说很讨厌
 

脉宽很好实现，但是5ns的上升沿我就不知道怎么做了。关注本帖。

1楼好像只是一个讨论贴，不知道究竟用那种比较好，慢慢摸索吧...............

见有论文说，采用两路脉冲，其中一路做移相后，两路去与操作，不知道可不可以，请高手解答