这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » testbench中如何描述复杂无规则类型信号的激励?

共5条 1/1 1 跳转至

testbench中如何描述复杂无规则类型信号的激励?

工程师
2009-11-08 09:22:42     打赏
用testbench如何描述像下图中ddi信号这样的激励?
ddi为16位数据线。0~100ns为常数8,100ns~200ns为常数16。从200ns开始,以40ns为步长由0开始向上计数,但是计数值为5的一段(400ns~440ns)改为48。



关键词: testbench     如何     描述     复杂     无规则     类型    

高工
2009-11-08 13:03:54     打赏
2楼

按下面的写法就可以了。其中CLK和DDI之间的关系我未处理,你自己处理吧。

`timescale 1ns / 1ps

initial
 begin
  ddi = 8;
  #100;
  ddi = 16;
  #100;
  cnt = 0;
  while(1)
  begin
   cnt = cnt + 1;
   if( cnt == 5 )
    ddi = 48;
   else
    ddi = cnt;
   #40;
  end
 end

我未做仿真,如果有什么问题请提出


高工
2009-11-08 13:06:20     打赏
3楼

写Testbench时牢牢记住一点就行:testbench是软件,严格按照verilog的语义,不必考虑它的硬件可实现性,所以尽量用高层的语言来实现


工程师
2009-11-08 16:35:22     打赏
4楼
周末了还来为大家答疑解惑,感谢版主啊~~

高工
2009-11-08 18:50:02     打赏
5楼
不客气,能和大家一起学习一起交流,我就觉得很开心

共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]