这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 问一个关于DDR2的问题

共7条 1/1 1 跳转至

问一个关于DDR2的问题

助工
2014-03-26 10:10:04     打赏

    我用的是Micron的MT47H64M16芯片,在学习的时候暂时发现两个问题,比较困惑,希望大家能够帮我解答一下。谢谢啦。


  1 芯片容量的表示方法:我在网上看到有人说是:每个逻辑BANK的单元格数×逻辑BANK数量×每个单元格的位数(芯片的位宽)

http://jingyan.baidu.com/article/ca00d56c94b3c4e99eebcf3f.html

但是我感觉这个方法不对啊,应该是:每个逻辑BANK的单元格数×每个单元格的位数(芯片的位宽)×逻辑BANK数量

比如: ①16 Meg x 4 (4 Meg x 4 x 4 banks) [16M╳4] 

②8 Meg x 8 (2 Meg x 8 x 4 banks) [8M╳8] 

③4 Meg x 16 (1 Meg x 16 x 4 banks) [4M╳16]

大家看看到底是哪一种表示方法。


第二个问题:我的FPGA开发板的用户手册中关于DDR2的引脚有两个引脚DDR_CLK(不是主时钟那两个CCLKP\CCLKN),这两个引脚连接到FPGA了,但是我在ddr2芯片中就没有找到这两个引脚。如下图:

ddr

就是这个表中最后一个信号,这个信号在ddr引脚中就没有找到,他给的注释是FPGA参考时钟,这个该怎么理解呢?




关键词: FPGA     DDR    

助工
2014-03-26 19:43:29     打赏
2楼
这个问题没人回答吗?

菜鸟
2014-03-26 20:00:22     打赏
3楼
第二个问题叙述没看懂,麻烦说清楚些,如果是DDR2时钟引脚,你可以看看原理图,FPGA输出的时钟究竟连到DDR2的哪两个引脚上了。

助工
2014-03-26 20:34:10     打赏
4楼

FPGA的时钟输出是CCLKP和CCLKN,现在有个工程里面引脚分配的时候就没有DDR_CLK这个信号。


意思就是DDR2里就没有DDR_CLK这个信号引脚,用户手册的原理图上也没有DDR_CLK这个信号,但是引脚分配表格里出现了。


助工
2014-03-26 20:38:40     打赏
5楼
FPGA的时钟输出是CCLKP和CCLKN,现在有个工程里面引脚分配的时候就没有DDR_CLK这个信号。 意思就是DDR2里就没有DDR_CLK这个信号引脚,用户手册的原理图上也没有DDR_CLK这个信号,但是引脚分配表格里出现了。

菜鸟
2014-03-26 20:45:59     打赏
6楼

DDR2输入时钟是差分时钟,就是芯片手册中的Ck,CK#,对应FPGA输出的CCLKP和CCLKN,

P表上升沿,N表下降沿,#也是表下降沿有效,直接对应过去。

你在原理图上找CK信号应该是接到FPGA的输出时钟CLKP对应的引脚上了。


助工
2014-03-26 21:05:23     打赏
7楼
恩 谢谢啦。

共7条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]