这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 基础知识 » LVDS差分信号抗噪特性

共1条 1/1 1 跳转至

LVDS差分信号抗噪特性

高工
2014-06-12 10:37:07     打赏

LVDS差分信号抗噪特性

从差分信号传输线路上可以看出,若是理想状况,线路没有干扰时,
在发送侧,可以形象理解为:IN= IN+ - IN-

在接收侧,可以理解为:IN+ - IN-= OUT

所以:OUT=IN

在实际线路传输中,线路存在干扰,并且同时出现在差分线对上,
在发送侧,仍然是:IN=IN+ - IN-

线路传输干扰同时存在于差分对上,假设干扰为q,则接收则:(IN++ q) - (IN- + q) = IN+ - IN- =OUT

所以:OUT=IN

噪声被抑止掉。
上述可以形象理解差分方式抑止噪声的能力。在实际芯片中,是在噪声容限内,采用“比较”及“量化”来处理的。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和,在接收器的输入端相对于接收器的地是共模电压。这个共模范围是:+0.2V~+2.2V。建议接收器的输入电压范围为:0V~+2.4V。
抑止共模噪声是DS(差分信号)的共同特性,如RS485,RS422电平,采用差分平衡传输,由于其电平幅度大,更不容易受干扰,适合工业现场不太恶劣环境下通讯。




关键词: LVDS    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]