这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » FPGA入门课程——计数器

共5条 1/1 1 跳转至

FPGA入门课程——计数器

助工
2014-06-23 14:18:01     打赏
Verilog 硬件描述语言(HDL),描述计数器

      一个模块可以划分三个部分包块,接口,线网寄存器声明区,线网寄存器编程区。

模块的声明

      一个Verilog语言描述的模块由module 和endmodule两个标签来声明一个模块。
      跟随在module关键字之后的是模块名,它至少与module相隔一个空格,模块名是用户自定义,以英文字母开头,例如错误写法1_mymodule ,-mymodule ,_mymodule 都是错误写法。

      在模块名后跟随的是接口区,用一对圆括号和分号来声明例如:();在圆括号之间是声明接口区域详细的见下边的例子。

——回复可见内容——

具体内容回复可见,谢谢支持




关键词: FPGA     入门     计数器    

助工
2014-06-27 19:52:26     打赏
2楼

FPGA初学者


菜鸟
2019-03-29 09:03:35     打赏
3楼
了解一下

助工
2019-04-11 15:04:33     打赏
4楼

了解一下


高工
2020-05-09 14:44:51     打赏
5楼

学习一下


共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]