EEPW论坛

1.6   解：设计流程是：原理图/HDL文本编辑、综合、FPGA/CPLD适配、时序与功能门级仿真、FPGA/CPLD编程下载、硬件测试

涉及的EDA工具及作用：1.HDL综合器，作用：将电路的高级语言转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。

2..设计输入编辑器:就是使用了某种硬件描述语言的电路设计文本，进行编辑输入。

3.仿真器:就是让计算机根据一定的算法和一定的仿真库对EDA进行模拟测试以验证设计排除错误。

4.适配器:将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。

5.下载器:把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA/CPLD下载，以便进行硬件调试和验证。