OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 输入信号经过64个时钟延迟,再与输入数据进行叠加

共3条 1/1 1 跳转至

输入信号经过64个时钟延迟,再与输入数据进行叠加

助工
2015-01-13 09:36:36    评分
输入信号经过64个时钟延迟,再与输入数据进行叠加,怎么来实现这个功能呢?主要是怎么来实现数据的64个时钟的延迟。



关键词: 延迟     叠加    

专家
2015-01-13 15:12:50    评分
2楼
可以利用块RAM实现延时。

助工
2015-01-13 21:14:59    评分
3楼
谢谢,我试试

共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]