电子产品世界 » 论坛首页 » 嵌入式开发 » ARM » verilog 中always块中总线信号的问题


共2条 1/1 1 跳转至

verilog 中always块中总线信号的问题

菜鸟
2018-09-02 20:45:56    评分
always @ (posedge key_out[1]  )
begin
  sum_in <= sum_in +1'b1;

end

这样可以用,但是

always @ (posedge key_out[1]  or posedge key_out[0])
begin
  sum_in <= sum_in +1'b1;

end

这样就不好用了,多了好多警告。

附录:程序

module fp (clk,b1,wout,out,key);
input clk;
input [7:0] key;
output [7:0] wout,out;
output b1;
reg [7:0] sum_in;
wire out_ym;
wire [7:0] key_out;
wire key_out1,key_out2;
aj  aj(.in(key),.key_out(key_out),.clk(out_ym)); 
fp1 fb1(.clk(clk),.sum_in(sum_in),.out(b1),.out_ym(out_ym));
ym  ym(.sum_in(sum_in),.out(out),.wout(wout),.clk(out_ym));
initial 
  sum_in = 8'd0;


always @ (posedge key_out[1]  )
begin
  sum_in <= sum_in +1'b1;
end
endmodule 




关键词: Verilog    

管理员
2018-09-03 08:55:17    评分
2楼

   


共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]