EEPW论坛

杰尔系统(Agere)公司日前宣布针对存储与企业网络产品的各种高速串行接口推出一套新型串/并变换(SerDes)平台。这项半导体技术使磁盘与系统制造商能针对任何串行标准设计各种接口解决方案，不论是在运算、移动、以太网络，以及各种网络与服务器连结的存储设备应用上，均能达到每秒6.25gigabit(Gbits/sec)的数据传输率，符合现今与新一代串行接口标准的需求，包括SATA、SAS、光纤信道、PCI Express、XAUI、SONET背板、串行RapidIO等。 杰尔系统的新款串/并变换(SerDes)平台，能支持各种应用所采用的众多串行接口，包括PC所使用串行ATA(SATA)接口与PCI Express标准，企业背板与SAN所使用的Serial Attached SCSI(SAS)、光纤信道和千兆以太网；这些市场都需要运用SerDes技术来提供串行连结能力。 新型SerDes解决方案的功耗与核心尺寸仅有上一代杰尔系统串行接口方案的一半，并且为一套经过测试且验证的平台，可将串行组件整合成单一芯片。杰尔系统的解决方案支持两端的互连，包括装置端与主机端的串行芯片。串行接口芯片组件可运用130纳米(nm)与90纳米CMOS工艺技术进行研发，涵盖所有可行的氧化物、电介质、以及电压的组合。 SerDes技术将多个并行传输信道的数据流，转换成串行模式的单一数据流 ，亦即一个位接着一个位传送，以达到更高的传输效率。SerDes亦消除了并行总线中常见的路由阻塞、以及信道间信号偏移等问题，因此简化了系统设计。杰尔系统的可配置物理层SerDes可建置在主机总线配接卡内之特殊应用IC (ASIC)、企业路由器与交换机，并可搭配杰尔系统的TrueStore读取信道与其它电子组件，用以开发各种存储装置专用的SoC与控制芯片。 杰尔系统在这套新SerDes平台中加入异步抖动容限测试功能，协助开发人员能以具成本效益的方式进行核心逻辑与时钟资料回复回路测试，并且不需使用额外的设备。杰尔系统的SerDes解决方案能执行适应性等化技术(adaptive equalization)，让系统在处理实时数据的同时，仍能持续监控与调整信号品质。这套解决方案亦提供一套90纳米SerDes架构，并且能够执行不归零(NRE)与各种脉波振幅调变(PAM, Pulse Amplitude Modulation)机制。 SerDes架构能针对少量端口与多个端口的ASIC进行最佳化，并支持各种I/O电压规格，从1.8V至3.3V。杰尔系统的解决方案亦支持传输率达到6.25 Gbps的低成本焊接线法(wire-bonding)，并支持覆晶与导线架封装(lead frame package)设计。