EEPW论坛

急求tms470的HET口的中文资料英文是（TMS470R1x High-End Timer (HET) Reference Guide文件编号SPUN199） 【DSP系统】

数字信号处理实践方法 EC.Ifeachor著，罗鹏飞等译 【DSP系统】

经典《数字信号处理的FPGA实现》（共享） 【FPGA/CPLD】

高速AD、DA系统，大家个推荐个FPGA型号吧 【FPGA/CPLD】

FPGA有一个信号不受控制自动拉低 【FPGA/CPLD】

FPGA输出信号的时延问题 【FPGA/CPLD】

【转】数字信号处理 教案 ---- 2、时域离散信号和系统的频域分析 【DSP系统】

Quartus ii 分配引脚后可以编译通过 但bdf里部分无引脚标号 【FPGA/CPLD】

DSP在内存分配时候，有个信号叫OVLY。这是个什么东西？ 【DSP系统】

脉冲信号 【FPGA/CPLD】

【应用笔记】在Stratix IV器件收发器中，使用片上信号质量监控电路(EyeQ)功能(Using the On-Chip Signal Quality Mo 【FPGA/CPLD】

【应用笔记】在Stratix GX器件中使用动态相位调整(DPA)源同步信号Using Source-Synchronous Signaling with DP 【FPGA/CPLD】

DSP基础知识集锦之四 数字信号处理 【DSP系统】

【应用笔记】在Stratix III器件中对信号完整性进行I/O设置的影响(Impact of I/O Settings on Signal Integrity 【FPGA/CPLD】

DDR中地址信号和数据信号是个什么时序关系？ 【FPGA/CPLD】

有谁做过双相信号发生器，求个DA和调幅的外围电路 【FPGA/CPLD】

【白皮书】对系统信号完整性不确定因素进行建模 【FPGA/CPLD】

【白皮书】Stratix III FPGA 信号完整性 【FPGA/CPLD】

F2812常见问题汇总 【DSP系统】

[精华] SOPC设置的IO口是下降沿中断输入方式，为什么会把外部信号拉低呢？ 【FPGA/CPLD】

[精华] 信号名影响设计频率，无语 【FPGA/CPLD】

请问有人做过同步信号的提取吗？ 【FPGA/CPLD】

求FPGA实现VGA信号转3G信号程序 【FPGA/CPLD】

小波变换快速的定点DSP实现 【DSP系统】

FPGA输出DDS信号不需经过DA实现正弦波输出的方法求助 【FPGA/CPLD】

DSP过采样技术 【DSP系统】

DSP和CPLD的宽带信号源的设计方案 【DSP系统】

FPGA 采集脉冲信号 【FPGA/CPLD】

NAND FLASH 时钟信号 【DSP系统】

在quartus ii里仿真怎么产生一个冲激信号啊 【FPGA/CPLD】

DSP DUC的短波阵列信号发生器 【DSP系统】

信号完整分析 【FPGA/CPLD】

Verilog HDL无符号数和有符号数运算（转） 【FPGA/CPLD】

使用chipscope时为什么没有可用时钟信号？ 【FPGA/CPLD】

初学FPGA 适合使用哪些型号？ 【FPGA/CPLD】

有没有6月2号去深圳的工程师？拼车！！！ 【FPGA/CPLD】

多抽样率信号处理（共享） 【FPGA/CPLD】

非时钟信号为何被识别成时钟信号？ 【FPGA/CPLD】

如何确保某一特定内部信号不被优化掉？ 【FPGA/CPLD】

有没有做过对AD采集的信号直接做FFT的高手 【FPGA/CPLD】