网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  数

全部| 精华| 求助| 下载
共537条 5/14 |‹ ‹ 3 4 5 6 7 8 › ›| 跳转至页
【EG4S20-MINI-DEV 申请】基于EG4S20-MINI-DEV FPGA的多路数据采集分析仪
bajuntu|浏览：912|回复：0| bajuntu 2019-06-28 13:41:43
求助】DDR3数据错误问题
bajuntu|浏览：1333|回复：1| 13142326121 2019-06-13 10:59:21
回顾那些年学过的数模电，用Python打开新思路 【FPGA/CPLD】
wensha0341|浏览：1624|回复：1| a1622240060 2019-05-21 16:51:34
请教，Spatan-6使用DDR2时错一个数的问题 【FPGA/CPLD】
菜鸟求教|浏览：6782|回复：20| antonay 2019-04-19 01:27:52
基于FPGA的多通道ADC动态数据采集与处理 【FPGA/CPLD】
御剑小子|浏览：1545|回复：2| tangyu1 2019-04-08 13:56:26
【毕设分享】基于FPGA设计的数字时钟 毕设（视频 源码） 【FPGA/CPLD】
十年一刻|浏览：1790|回复：0| 十年一刻 2018-11-23 12:18:08
中海达数字电路工程师笔试题 【FPGA/CPLD】
南盗|浏览：14294|回复：69| qwertyqwert 2018-11-04 16:59:58
2014全志数字IC笔试 【FPGA/CPLD】
南盗|浏览：29269|回复：161| ahhj6000 2018-10-15 22:55:26
扩频数字信号的方法和原因有哪些？ 【DSP系统】
谢丫丫|浏览：1874|回复：1| 熊猫爱善 2018-09-18 09:17:38
为什么QSYS自动分配的地址空间字节数和SPI IP核定义的内部寄存器地址空间字节数不匹配? 【FPGA/CPLD】
weiyutianming|浏览：2859|回复：5| 电子之家商城3 2018-06-25 16:27:12
FPGA至简设计法为什么这么简单 【FPGA/CPLD】
十年一刻|浏览：2550|回复：3| nana96 2018-02-28 19:31:39
明德扬公开课《FPGA中原码、补码和小数的运算》录播视频 【FPGA/CPLD】
十年一刻|浏览：1881|回复：0| 十年一刻 2018-01-03 14:59:31
求FIR数字滤波器的设计思路与方法 【FPGA/CPLD】
c475301174|浏览：5536|回复：7| 小小黄 2017-11-23 17:15:09
GTX的数据错位问题 【FPGA/CPLD】
suicone|浏览：2309|回复：2| 阿久 2017-07-21 09:07:38
FPGA大公司面试笔试数电部分，看看你会多少 【FPGA/CPLD】
WZH702461|浏览：1312|回复：0| WZH702461 2017-06-29 13:55:58
FPGA串口数据接收 【FPGA/CPLD】
浮沉1988|浏览：2019|回复：0| 浮沉1988 2017-06-29 13:50:33
在Vivado Hls中，数据类型的转化分析 【FPGA/CPLD】
L周O逗V逗E|浏览：2212|回复：0| L周O逗V逗E 2017-06-28 16:14:25
在Vivado Hls中，数据类型的转化分析 【FPGA/CPLD】
L周O逗V逗E|浏览：1425|回复：0| L周O逗V逗E 2017-06-28 16:09:17
PL和PS通过BRAM交互共享数据 【FPGA/CPLD】
hongweidt102|浏览：2290|回复：0| hongweidt102 2017-06-28 14:18:16
使用VDMA在PL和PS之间传输视频流数据 【FPGA/CPLD】
wylbj|浏览：2205|回复：0| wylbj 2017-06-27 15:25:34
等效随机采样的数字存储式示波器 【FPGA/CPLD】
dasdzxc|浏览：1098|回复：0| dasdzxc 2017-06-26 17:08:29
FPGA开发讲座1:走进FPGA的数字世界（ppt） 【FPGA/CPLD】
卢西奥|浏览：13960|回复：63| Zhuyqiang 2017-06-11 16:43:06
从系统的小型化和可重构性角度出发介绍了SOPC技术,给出了单芯片数字接收机的实现方案,利用系统工具DSPBuilder给出了QPSK解调功能模块的实现 【FPGA/CPLD】
wangying|浏览：3188|回复：3| 等等到到 2017-03-27 21:41:42
吐槽--数字IC设计笔试 【FPGA/CPLD】
南盗|浏览：9148|回复：48| anytao 2017-03-24 19:49:09
ZYNQ7045用JTAG在线调试时候进不去main函数，求指导！ 【FPGA/CPLD】
fwlmaomao|浏览：4583|回复：2| vaioshop 2017-01-17 08:43:10
做过FPGA 数字音频会议系统的高手们请进。 【FPGA/CPLD】
wilson2017|浏览：1176|回复：1| daxueshi 2017-01-09 11:31:30
DSP硬核FPGA加通用ARM实现低成本高性能数据采集和处理系统 【FPGA/CPLD】
祝家庄|浏览：3365|回复：6| 爱阳阳963 2016-12-29 11:12:56
基于quartus ii的fpga/cpld 数字系统设计实例 【FPGA/CPLD】
dxz007|浏览：4825|回复：11| Alvin6410 2016-11-23 12:32:12
数字信号调制解调方法 【FPGA/CPLD】
借鉴A学习者B|浏览：2258|回复：0| 借鉴A学习者B 2016-10-07 19:24:59
关于VHDL中数组的赋值 【FPGA/CPLD】
shabbylife|浏览：2062|回复：0| shabbylife 2016-08-03 11:15:41
FPGACPLD数字电路 【FPGA/CPLD】
FPGAwuhan|浏览：2644|回复：8| FPGAwuhan 2016-07-31 16:51:18
信号发生器 512个输出端 【FPGA/CPLD】
jixianyihao|浏览：1412|回复：0| jixianyihao 2016-06-21 09:00:02
FPGA提高篇——禁止使用分频时钟、计数器时钟 【FPGA/CPLD】
shun333|浏览：12530|回复：4| 寻觅思远 2016-04-26 17:20:24
FPGA 设计的四种常用思想与技巧（一） 【FPGA/CPLD】
dilingling|浏览：2927|回复：2| 南盗 2016-04-09 17:24:17
请问各位，串口通信中波特率发生模块计数器设置，若为9600传输速率 是不是设置成 系统时钟/9600*2 呢？ 【FPGA/CPLD】
站的高尿的远|浏览：2663|回复：5| taksonwelson 2016-01-14 10:38:48
输入信号经过64个时钟延迟，再与输入数据进行叠加 【FPGA/CPLD】
钟离紫星|浏览：2425|回复：3| taksonwelson 2016-01-14 10:38:07
完整数字频率计verilog代码 【FPGA/CPLD】
Jason_Zhang|浏览：6991|回复：8| 花涛 2015-12-15 08:38:19
FPGA/CPLD数字电路设计经验分享 【FPGA/CPLD】
Jason_Zhang|浏览：3603|回复：8| 武器哈12 2015-12-08 00:26:37
【北京】坤驰科技急聘FPGA工程师 【FPGA/CPLD】
坤驰|浏览：1512|回复：0| 坤驰 2015-11-17 17:40:10
【北京】坤驰科技急聘FPGA工程师 【FPGA/CPLD】
坤驰|浏览：1506|回复：0| 坤驰 2015-11-16 17:01:31
全部|精华
共537条 5/14 |‹ ‹ 3 4 5 6 7 8 › ›| 跳转至页