EEPW论坛

参考系统：带有 SerDes 接口的 PLB 千兆位级以太网 MAC

参考系统:本地链接Tri-Mode XPS接入以太网MAC嵌入式系统MicroBlaze和PowerPC 405

求助irda红外 SIR 协议的发送接收 VHDL设计 【Zynq】

我想使用I2c接口，这样应该怎么创建一个双向IO口呢？

AXI_Lite接口的自定义IP核slv_reg问题

[精华] 关于V5的DDR2核用户接口读数接口的问题

Xilinx下载器连接芯片xc3S50A-4VQG100C 【Zynq】

请问zynq的网路部分的rgmii接口问题

uart时钟不能接收问题

基于ZedBoard的Webcam设计(一)：USB摄像头(V4L2接口)的图片采集（转帖）

把Linux移植到zedboard中，怎么调用HDMI或者VGA接口显示系统界面出来

怎么连接 XMD

把硬件工程导入到SDK之后，它里面的链接器脚本lscript.ld文件中这些是什么意思

下载bit文件,为什么运行几次会出现接不到报文的情况？

xilinx (zynq)JTAG接口上下拉电阻该如何配置合适？

求助：DDR接收数据不完整 【Zynq】

altium designer中的实点和虚点接点分别代表什么意思咯，虚点是怎么绘上去的咯

XILINX有没有哪个文档是专门介绍PS与PL进行通讯时的接口信号说明

差分时钟接入FPGA的CC类型时钟管脚，我能把其用DCM处理后做全局时钟来用吗？

AD输出的差分时钟接入ISE中的DCM作为全局时钟可行吗

求助 通过PCAP接口怎么实现随时配置PL端 【Zynq】

DDR控制信号一定要接上拉么

基于Zedboard板的RFID非接触式Mifare one卡读卡器 【ZYNQ开发板申请】

汽车电子非接触式能量传输系统 【ZYNQ开发板申请】

申请试用ZYNQ板！已经看到ADI有FMC接口板，进行软件无线电开发！ 【ZYNQ开发板申请】

Virtex-5 FPGA与JESD204A ADC接口兼容问题

请问有对EDK中的MPMC的NPI接口熟悉的吗？

关于Spartan6中的MicroBlaze软核的使用，总线PLB4.6接口的问题~

一个3/4/5/6X路对200 Mb / s到1000 Mb / s串行接口的单频正弦信号电路

加速系统设计需要高密度的连接与有针对性的参考设计

CoolRunner-II特性LCD模块接口

用于广播行业的音频/视频连接功能解决方案

Virtex-5 fpga音频/视频连接解决方案

用 Xilinx CPLD 与 NAND Flash 存储器器件接口

将 DDR SDRAM 与 CoolRunner-II CPLD 接口

利用 Virtex-4 器件实现 QDR II SRAM 接口（中文版）

利用 Xilinx FPGA 和存储器接口生成器简化存储器接口（中文版）

将 64 位 DDR 存储器总线与 32 位微处理器总线接口

使用 ISERDES 和 OSERDES 实现高性能 DDR2 SDRAM 接口数据采集

利用直接时钟控制技术实现 DDR2 SDRAM 物理层