EEPW论坛

（电子书）Altera FPGA/CPLD设计（基础篇） 【FPGA/CPLD】

基于ZYNQAlphaGo的棋类人机博弈AR系统 【FPGA/CPLD】

基于FPGA的类脑计算平台—PYNQ集群的无监督图像识别类脑计算系统 【FPGA/CPLD】

今日说“法”：TimeQuest约束外设之诡异的CreateGeneratedClocks 【FPGA/CPLD】

简谈XilinxZynq-7000嵌入式系统设计与实现 【FPGA/CPLD】

XilinxZYNQ动手实操演练 【FPGA/CPLD】

简谈XilinxZynq-7000嵌入式系统设计与实现 【FPGA/CPLD】

ZYNQ的XADC的相关内容

基于FPGA的目标检测网络加速电路设计 【FPGA/CPLD】

今日说“法”：TimeQuest之迷失的“delayfallclockfall” 【FPGA/CPLD】

ZYNQ与DSP之间EMIF16通信 【FPGA/CPLD】

转发“华为内部的Quartus教程” 【FPGA/CPLD】

ZYNQ7000板子上，PL端逻辑烧写到FLASH里面。怎么办？ 【FPGA/CPLD】

DSP+ZYNQr硬件说明手册【分享】 【FPGA/CPLD】

【求助】请问Zynq7020板子还能拯救一下吗？

DSP+ZYNQ多核例程使用手册-XQTyer【开源】 【DSP系统】

zynq7z10开启FPU 【FPGA/CPLD】

ZYNQ7020的程序固化

ZYNQ数据交互通路PS和PL的连接技术

quartusFIRip核仿真 【FPGA/CPLD】

VerilogHDL在Quartus13综合后，AS模式固化后执行异常 【FPGA/CPLD】

ZYNQ的启动流程

了解ZynqSoC的私有看门狗定时器

Zynq-7000系列可编程逻辑PL是什么？

想咨询下 ZYNQ的DSP单元有多强悍？和TI的8核DSP TMS320C6678比有什么区别吗? 【FPGA/CPLD】

zynq7020vivado时序不满足，但不知道怎么约束能够解决时序问题。 【FPGA/CPLD】

基于AD7892SQ和CPLD的数据采集系统

求助quartus软件安装包 【FPGA/CPLD】

开源 zynq EBAZ4205矿卡 vivado U-boot kernel debian 源代码

FPGAQuartusII设计中如何保持信号不被综合

基于DSP芯片TMS320VC33和XCV50TQ144实现USB口数据采集分析系统设计

基于FPGA器件EP1C6Q240C8实现振动模拟器的方案设计

带你完全理解SQL中的SELECT句式

基于EP2C8Q208C7和AD9858实现雷达信号源的应用方案

[精华] 分享：Nios II软核处理器和Qsys一天培训PPT、实验工程和PDF工程说明(3-1:培训PPT) 【FPGA/CPLD】

QuartusII官方教程-中文版.pdf 【FPGA/CPLD】

基于EPF10K100EQ240-132和Booth编码实现位浮点阵列乘法器的设计

基于FPGAZYNQ7000的高帧频智能目标检测系统的设计方案

基于XCV200/300PQFP240和TMS320C40实现背板开发设计

至芯 FPGA设计工具安装原创教程 【FPGA/CPLD】