EEPW论坛

FPGA中实现信号延时的资源消耗

负载点DC-DC转换器解决电压精度、效率和延迟问题

负载点DC-DC转换器解决电压精度、效率和延迟问题

FPGA设计中两种IO约束：管脚约束，延迟约束

基于高精度可编程延迟单元实现高性能8倍采样器的设计

电池电量计IC可最大限度地延长电池运行时间

使用fmccoms4-ez来做延迟信号处理 【FPGA/CPLD】

使用fmccoms4-ez来做延迟信号处理 【FPGA/CPLD】

如何用fpga或者其他器件对方波脉冲信号产生无任何时间抖动的延时？ 【FPGA/CPLD】

输入信号经过64个时钟延迟，再与输入数据进行叠加 【FPGA/CPLD】

仿真结果有延迟，为什么？ 【FPGA/CPLD】

测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟 【FPGA/CPLD】

单片机控制技术用于空调器通电延时启动保护器 【DSP系统】

调用shift register用来延时问题 【FPGA/CPLD】

单片机控制技术用于空调器通电延时启动保护器 【DSP系统】

循环结构的延时计算，怎么算延时了多长啊！ 【DSP系统】

FPGA输出信号的时延问题 【FPGA/CPLD】

温度对相位测量的影响 【DSP系统】

【应用笔记】在Quartus II软件中实现Stratix III可编程I/O延时设置(Implementing Stratix III Programmabl 【FPGA/CPLD】

请问，时序中的I/O输入最大延迟减去输出的最小延迟是不是就是数据的建立时间 【FPGA/CPLD】

如何提高FPGA的运行速度（转） 【FPGA/CPLD】

54×DSP编程基本格式 【DSP系统】

为什么rst管脚的不同分配会导致输出出现一拍的延迟？ 【FPGA/CPLD】

延长EEPROM寿命的方法 【DSP系统】

为何延时减少了？ 【FPGA/CPLD】

TI C54xx DSP 十天速成讲义 <一> 【DSP系统】

[精华] 引脚到引脚的延时是什么意思呢？ 【FPGA/CPLD】

[精华] 如何将信号做一定的延时？ 【FPGA/CPLD】

(转）IC设计中逻辑综合的一般步骤及相关基本概念 【FPGA/CPLD】

Mentor发布Catapult C Synthesis延伸产品 【FPGA/CPLD】

CPLD 请教按键抖动问题(vhdl延时问题 ) 【FPGA/CPLD】