EEPW论坛

6月13日，NXP技术日重庆站落地，快来报名抢位吧！

为何高端FPGA都非常重视软件 【FPGA/CPLD】

[精华] FPGA关键技术的重大安全隐患

FPGA重要资源CLB、Slice、LUT介绍

嵌入式学习中比较重要的知识点

重新审视基于FPGA的原型设计

FPGA的重构

耐辐射FPGA具备高可靠性和可重构性

可编程能力在新一代安全设备中的重要性

为什么FPGA能在机器人中起到重要作用

跳步/重复序列PLC的SFC编程方法

[精华] FPGA的安全性设计及在应用中的重要性分析

如何利用FPGA部分可重配置特性实现PYNQ-PRIO经典案例

基于C6000系列DSP和Spartan一3系列FPGA实现可重构并行计算系统的设计

采用复杂可编程逻辑器件实现多次重触发存储测试系统的应用方案

示波器的三重境界.pdf 【FPGA/CPLD】

采用低功耗可重编程解决方案的FPGA器件

数字IC门级仿真的七个重要作用 【FPGA/CPLD】

FPGA芯片内部资源非常重要设计时需要特别关注Serdes的供电

关于管脚， FPGA重要的资源之一

Altera可重配置PLL使用手册（分享） 【FPGA/CPLD】

[精华] 采用双闭环PI和重复控制方案实现三相逆变器设计并进行仿真分析

基于可重构Virtex FPGA的天基系统

关于PLC存储很重要的编程器和通信接口

用带SRAM的FPGA实现动态可重构技术 【FPGA/CPLD】

查重 【DSP系统】

详解python的几种标准输出重定向方式 【FPGA/CPLD】

ISE+Planahead Virtex5 FPGA部分可重构流程示例 【FPGA/CPLD】

请大牛指点，FPGA可重构的问题！ 【FPGA/CPLD】

从系统的小型化和可重构性角度出发介绍了SOPC技术,给出了单芯片数字接收机的实现方案,利用系统工具DSPBuilder给出了QPSK解调功能模块的实现 【FPGA/CPLD】

【重要更新】Quartus II 14.1正式版 下载链接和破解器 【FPGA/CPLD】

（发错版块，重发）求推荐几款FPGA芯片或开发板 【FPGA/CPLD】

信号可重入线程安全 【DSP系统】

学习FPGA需要注意的几个重要问题 【FPGA/CPLD】

我的load_temp没连到GND啊，为毛总是说我重复赋值啊？ 【FPGA/CPLD】

求助SATA的IP核，最好是Synopsys SATA IP（愿付重金） 【FPGA/CPLD】

pwm波经过rc滤波后出现重影？ 【DSP系统】

【重磅出击】ALTERA 官网视频教程下载 【FPGA/CPLD】

要成为一名成功的DSP工程师，需要具备的最重要的素质是什么？ 【DSP系统】

FPGA和ASSP重压之下的ASIC 时日不多了吗？ 【FPGA/CPLD】