Xilinx

Xilinx - 接收

共7条 1/1 1 跳转至页

求助irda红外 SIR 协议的发送接收 VHDL设计【Zynq】 xiaozhengzheng\|浏览：1506\|回复：0\| xiaozhengzheng 2017-09-03 22:14:33
uart时钟不能接收问题站的高尿的远\|浏览：2190\|回复：2\| zwj1234 2015-01-05 16:52:50
求助：DDR接收数据不完整【Zynq】 zwj1234\|浏览：2386\|回复：4\| zwj1234 2014-07-25 10:54:17
时钟显示扩频接收 Rancho\|浏览：1562\|回复：0\| Rancho 2012-05-08 17:07:14
关于LVPECL 3.3 V驱动器与Xilinx 2.5 V差分接收器接口问题 Rancho\|浏览：1846\|回复：0\| Rancho 2012-05-07 18:50:59
通过Virtex-6 FPGA GTX实施了三位速率的SDI接收器 Rancho\|浏览：1947\|回复：0\| Rancho 2012-05-02 21:11:48
关于fpga UART批量接收数据的问题 loveajia\|浏览：2151\|回复：1\| loveajia 2012-04-06 17:52:02

共7条 1/1 1 跳转至页