Xilinx

共1458条 1/37 1 2 3 4 5 6 › ›| 跳转至页

[置顶]【征文】忆往昔，每次比赛都是一段成长经历熊猫爱善\|浏览：511\|回复：12\| 熊猫爱善半小时前
[置顶]【讨论】概念手机，做自己的产品经理熊猫爱善\|浏览：3704\|回复：21\| jobs 前天16:15
[置顶]【讨论】哀悼！又一款80后产品成为回忆熊猫爱善\|浏览：12720\|回复：28\| eepwnet 2018-08-06 09:10:14
[置顶]【发帖高端技能】璐璐教你如何在论坛发帖乐呵乐呵\|浏览：497352\|回复：92\| 飞飞蓝鸟 2018-05-19 01:58:20
spartan6系列FPGA简介，英文手册+中文翻译 lidonglei1\|浏览：14725\|回复：100\| 西瓜加竹笋 22小时前
（电子书）无线通信的MATLAB和FPGA实现（Xilinx大学合作计划指定教材） dreamjsc\|浏览：48337\|回复：394\| maoke 前天21:55
system generator--教你如何在MATLAB中设计Xilinx FPGA系统 dreamjsc\|浏览：53557\|回复：458\| leichi0123 2天前
(电子书)Verilog HDL程序设计与实践（云创工作室）(Xilinx大学合作指定教材) dreamjsc\|浏览：31824\|回复：263\| hallo 2天前
FPGA数字电子系统设计与开发实例导航+光盘源程序（RS232、USB、VGA、以太网） shun333\|浏览：41030\|回复：382\| hallo 2天前
【Zynq7000系列开发手记】+开箱照【V3学院杯：全可编程SoC嵌入式系统设计大赛】 ddllxxrr\|浏览：611\|回复：4\| xiyangyu 2018-08-07 10:40:50
[精华] FPGA视频教程大全（5块钱买的） keil001\|浏览：120617\|回复：947\| xiyangyu 2018-08-07 10:34:28
(电子书)Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇[田耘著][2008] dreamjsc\|浏览：57950\|回复：478\| xiyangyu 2018-08-07 10:32:59
zynq原理图分享【Zynq】 forele\|浏览：23715\|回复：193\| xiyangyu 2018-08-07 10:19:01
《软件无线电DFE开发项目》+ Zynq 开发板申请【ZYNQ开发板申请】树临风\|浏览：11335\|回复：88\| weihuahua123 2018-08-04 11:46:06
Zedboard开发板原理图pdf版 basketj\|浏览：2739\|回复：10\| SU7456 2018-07-26 18:29:07
FPGA设计经验 dreamjsc\|浏览：22174\|回复：161\| ljke 2018-07-23 16:36:45
数字钟Verilog程序 dreamjsc\|浏览：18336\|回复：128\| 咬人 2018-07-13 10:32:55
求综合错误原因 becoll\|浏览：6899\|回复：11\| yuxinxin1391 2018-07-08 16:59:25
[精华] Zynq-7000 All Programmable SoC (XC7Z030, XC7Z045, and XC7Z100): DC and AC Switch 【Zynq】 wangying\|浏览：3796\|回复：12\| 张博奇 2018-07-07 20:58:49
软件无线电原理与应用（杨小牛等著） dreamjsc\|浏览：11965\|回复：65\| 18862108106 2018-07-03 18:39:44
TSL235R-LFTSL237S-LF应用技术用参数资料 szdxtkj\|浏览：74\|回复：0\| szdxtkj 2018-06-19 10:11:41
Ethernet MAC协议IP核(代码及说明文档） jiangnanyu\|浏览：5253\|回复：25\| jiang472318459 2018-06-02 15:46:21
ChipScope Pro 10.1 UserGuide dreamjsc\|浏览：1960\|回复：3\| dengtuandy 2018-05-29 00:07:59
Xilinx的ISE软件高级设计功能的使用 xie0jing0\|浏览：985\|回复：1\| dengtuandy 2018-05-29 00:03:38
基于ZYNQ-7000的Opencv包【ZedBoard开发手记】 CMika\|浏览：1731\|回复：3\| zsl天之骄子 2018-05-20 16:51:06
如何成为高级会员啊？？？ zhaixw2008\|浏览：137\|回复：1\| 熊猫爱善 2018-05-11 07:48:57
请问有做过SDI OVER IP设计的吗【Zynq】 csloner\|浏览：154\|回复：1\| 熊猫爱善 2018-05-11 07:47:04
关于fpga设计中的异步双时钟切换【软件智能】蘑菇有独\|浏览：425\|回复：0\| 蘑菇有独 2018-04-04 10:45:11
【Nexys3】参考设计大全 583199723\|浏览：6578\|回复：40\| sinamyth 2018-03-28 21:52:00
【Nexys3】难得的数字电路实验原始工程文件_Lab15_sw2reg.rar 583199723\|浏览：4282\|回复：20\| sinamyth 2018-03-28 21:51:07
Zynq7000启动流程介绍【V3学院杯：全可编程SoC嵌入式系统设计大赛】 Mexn\|浏览：567\|回复：1\| 东城渐 2018-03-22 20:45:02
串口驱动和Xilinx JTAG线驱动【ZingBoard开发手记】树临风\|浏览：6028\|回复：29\| chenli362652 2018-03-15 16:42:18
ubuntu16.04 安装 vivado 后无法再vivado中启动SDK，求大神解答？【Zynq】 whitesnark\|浏览：3006\|回复：2\| mli59 2018-02-22 12:05:12
请教如何计算器件的D触发器数量【软件智能】 bucker\|浏览：256\|回复：0\| bucker 2018-01-24 18:38:38
Synthesis going Out-of-Date for Unrelated Changes EEPW干货喵\|浏览：268\|回复：1\| 熊猫爱善 2018-01-23 10:13:00
How to Constrain Clock Interactions correctly EEPW干货喵\|浏览：306\|回复：1\| 熊猫爱善 2018-01-23 10:11:55
关于ISE中DDS的配置问题求教 LAZY17362012\|浏览：263\|回复：1\| LAZY17362012 2018-01-12 14:49:31
usb_verilog 有很详细的英文说明，外添一份大连理工的论文，一起看包你完全理解usb,最后是usb_jtag 的verilog状态机 dongzhiL332\|浏览：3196\|回复：9\| GUIWENJING 2017-12-25 10:11:12
zynq的FCLK_clk0无输出，请问是什么原因？【Zynq】 maxwell1015\|浏览：841\|回复：0\| maxwell1015 2017-12-22 14:09:55
SPARTAN 3AN系列 excel footprint xiaolin4006\|浏览：331\|回复：0\| xiaolin4006 2017-12-18 21:31:47
国外一大学的SPARTAN-3E开发板的实验例子（含代码很经典） jiangnanyu\|浏览：11086\|回复：46\| cuiapei 2017-12-07 21:06:22
Modelsim SE 6.5完整版及其破解方法和破解文件下载 HXW718059156\|浏览：125821\|回复：113\| lindavang007 2017-12-01 16:51:13
请问用过Spartan6系列的产生的MIG的吗？MIG产生的源代码只能是verilog吗？可以选择VHDL吗？ tanyushuang727\|浏览：1373\|回复：1\| jhy222222 2017-11-22 19:59:54
高手群1111276江苏快三免费计划软件技巧【软件智能】 asdiop140\|浏览：637\|回复：0\| asdiop140 2017-10-26 15:40:08