网站首页
电子产品世界 » 论坛首页 » Xilinx

Xilinx  -  时序

全部| 精华| 求助| 下载
共14条 1/1 1 跳转至页
IO电平使用1.8V的时候，上电时序，有要求吗？
站的高尿的远|浏览：2178|回复：2| mochangjiang 2015-04-13 11:44:53
为什么我的移位寄存器的输出没有延时，和输入时序一样呢？而且复位后怎么让移位寄存器的值置零呢？
似水年华|浏览：1763|回复：2| jackwang 2014-07-09 09:19:46
时序约束
bianzhenglan|浏览：4927|回复：2| zhaohaixv168 2012-10-25 11:15:56
如何发现并解决FPGA设计中的时序问题（转）
Jason_Zhang|浏览：5901|回复：10| HXW718059156 2012-10-08 23:28:37
大神求解！时序性能问题
lidonglei1|浏览：2397|回复：5| antonine 2012-07-09 18:12:44
无需板仿真即可估计实际的输出时序
Rancho|浏览：1438|回复：0| Rancho 2012-06-19 10:12:14
无需板仿真即可估计实际的输出时序
Rancho|浏览：1571|回复：0| Rancho 2012-05-13 09:50:54
了解 CoolRunner-II 时序模型
Rancho|浏览：1256|回复：0| Rancho 2012-05-07 19:43:16
使用 XC9500XL 时序模型
Rancho|浏览：1287|回复：0| Rancho 2012-05-07 19:42:49
使用 XC9500 时序模型
Rancho|浏览：1325|回复：0| Rancho 2012-05-07 19:42:23
使用 CoolRunner XPLA3 时序模型
Rancho|浏览：1335|回复：0| Rancho 2012-05-07 19:41:53
无需板仿真即可估计实际的输出时序
Rancho|浏览：1153|回复：0| Rancho 2012-05-07 18:42:14
手把手课堂：Xilinx FPGA设计时序约束指南
jackwang|浏览：3370|回复：3| xiejianyang 2012-01-10 10:54:53
Xilinx时序约束培训教程
dreamjsc|浏览：3499|回复：5| yxdz1106 2012-01-03 21:27:41
全部|精华
共14条 1/1 1 跳转至页