EEPW论坛

赛灵思Versal自适应计算加速平台指南

[精华] 赛灵思Versal：单芯片内的精准同步

赛灵思自曝八大秘笈(8)：Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 【FPGA/CPLD】

详解基于赛灵思的Versal™ACAP设计创建步骤

赛灵思自曝八大秘笈(4)：Vivado HLS中指针作为top函数参数的处理 【FPGA/CPLD】

赛灵思自曝八大秘笈(1)：十招加速Vivado IP Integrator​设计 【FPGA/CPLD】

赛灵思自曝八大秘笈(5)：如何将MicroBlaze输入时钟从差分时钟改为单输入 【FPGA/CPLD】

赛灵思发明了FPGA后又推出了一种全新产品

赛灵思FPGA设计流程详解

赛灵思秘笈大放送(1) 7系列GTX 40G10G动态切换流程 【FPGA/CPLD】

赛灵思自曝八大秘笈(3)：7系列FPGA的复位设计 【FPGA/CPLD】

赛灵思自曝八大秘笈(6)：在Zynq上用MIG​扩展内存(1)-XPS篇 【FPGA/CPLD】

赛灵思自曝八大秘笈(2): 用V7GTH的自驱动​能力简化评估链路性能 【FPGA/CPLD】

赛灵思自曝八大秘笈(7)：在Zynq上用MIG扩展内存(2)-Vivado篇 【FPGA/CPLD】

Xilinx ISE Design Suite 11.1 【FPGA/CPLD】

赛灵思秘笈大放送(5) ：一种多芯片串行收发器​纠偏方法 【FPGA/CPLD】

赛灵思秘笈大放送(4) ：嵌入式系统的性能测试(2) – iozone篇 【FPGA/CPLD】

赛灵思秘笈大放送(2) ：使用S6 GTP实现OC3接口. 【FPGA/CPLD】

赛灵思FPGA设计时序约束指南 【FPGA/CPLD】

FPGA开发全攻略连载之九：FPGA主要供应商与产品(1) 【FPGA/CPLD】

赛灵思新奖项 【FPGA/CPLD】

赛灵思LTE eNodeB目标设计平台加速无线基础架构创新 【FPGA/CPLD】

赛灵思共同创始人Ross Freeman因发明 FPGA荣登 2009 美国发明家名人堂 【FPGA/CPLD】

赛灵思（Xilinx）“可编程之星”产品设计应用有奖征文通知 【FPGA/CPLD】

赛灵思新的LogiCORE Turbo编码器和解码器解决方案可满足LTE无线系统性能要求 【FPGA/CPLD】

赛灵思称FPGA 将成为TD-SCDMA及LTE 通用平台核心 【FPGA/CPLD】

领先FPGA市场，赛灵思拓展中国业务 【FPGA/CPLD】

赛灵思正式发布Virtex-5 FXT FPGA 【FPGA/CPLD】

赛灵思90nm和65nm产品线创纪录 【FPGA/CPLD】

赛灵思产品摘取中国电子业界大奖 【FPGA/CPLD】

针对赛灵思Virtex-5 LXT FPGA的PCI Express解决方案 【FPGA/CPLD】

赛灵思SPARTAN-3AN入门套件 【FPGA/CPLD】

好消息：赛灵思Spartan-DSP提前量产了 【FPGA/CPLD】

赛灵思TD-SCDMA数字前端参考设计 【FPGA/CPLD】

赛灵思推出新型完整FPGA解决方案 简化存储器接口设计 【FPGA/CPLD】