EEPW论坛

//PLL复位信号产生，高有效
//异步复位，同步释放
wire pll_rst; //PLL复位信号，高有效


reg rst_r1,rst_r2;


always @(posedge clk or negedge rst_n)
if(!rst_n) rst_r1 <= 1'b1;
else rst_r1 <= 1'b0;


always @(posedge clk or negedge rst_n)
if(!rst_n) rst_r2 <= 1'b1;
else rst_r2 <= rst_r1;

assign pll_rst = rst_r2;

这段代码看不懂啊，不知道定义一个rst_r1是干什么的，我觉得是把包含rst_r1的代码删掉，让else rst_r2 <= 1’b0...菜鸟求指教啊。。。