EEPW论坛

DSP可以降频使用吗？
可以，DSP数字信号处理的主频均有一定的工作范围，因此DSP均可以降频使用。

如何选择外部时钟？
DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。但每个系列不尽相同。
1)TMS320C2000系列：
TMS320C20x：PLL可以÷2，×1，×2和×4，因此外部时钟可以为5MHz－40MHz。
TMS320F240：PLL可以÷2，×1，×1.5，×2，×2.5，×3，×4，×4.5，×5和×9，因此外部时钟可以为2.22MHz－40MHz。
TMS320F241/C242/F243：PLL可以×4，因此外部时钟为5MHz。 TMS320LF24xx：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。
TMS320LF24xxA：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。
2)TMS320C3x系列：
TMS320C3x：没有PLL，因此外部主频为工作频率的2倍。
TMS320VC33：PLL可以÷2，×1，×5，因此外部主频可以为12MHz－100MHz。
3)TMS320C5000系列：
TMS320VC54xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为0.625MHz－50MHz。
TMS320VC55xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为6.25MHz－300MHz。
4)TMS320C6000系列：
TMS320C62xx：PLL可以×1，×4，×6，×7，×8，×9，×10和×11，因此外部主频可以为11.8MHz－300MHz。
TMS320C67xx：PLL可以×1和×4，因此外部主频可以为12.5MHz－230MHz。
TMS320C64xx：PLL可以×1，×6和×12，因此外部主频可以为30MHz－720MHz

如何选择DSP的外部存储器？
DSP的速度较快，为了保证DSP数字信号处理的运行速度，外部存储器需要具有一定的速度，否则DSP访问外部存储器时需要加入等待周期。
1)对于C2000系列： C2000系列只能同异步的存储器直接相接。 C2000系列的DSP目前的最高速度为150MHz。建议可以用的存储器有：
CY7C199-15：32K×8，15ns，5V；
CY7C1021-12：64K×16，15ns，5V； CY7C1021V33-12：64K×16，15ns，3.3V。
2)对于C3x系列： C3x系列只能同异步的存储器直接相接。 C3x系列的DSP的最高速度，5V的为40MHz，3.3V的为75MHz，为保证DSP无等待运行，分别需要外部存储器的速度<25ns和<12ns。建议可以用的存储器有：
ROM： AM29F400-70：256K×16，70ns，5V，加入一个等待；
AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，加入两个等待（目前没有更快的Flash）。
SRAM： CY7C199-15：32K×8，15ns，5V；
CY7C1021-15：64K×16，15ns，5V；
CY7C1009-15：128K×8，15ns，5V；
CY7C1049-15：512K×8，15ns，5V；
CY7C1021V33-15：64K×16，15ns，3.3V；
CY7C1009V33-15：128K×8，15ns，3.3V；
CY7C1041V33-15：256k×16，15ns，3.3V。
3)对于C54x系列： C54x系列只能同异步的存储器直接相接。 C54x系列的DSP的速度为100MHz或160MHz，为保证DSP无等待运行，需要外部存储器的速度<10ns或<6ns。建议可以用的存储器有：
ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V，加入5或9个等待（目前没有更快的Flash）。
SRAM： CY7C1021V33-12：64K×16，12ns，3.3V，加入一个等待；
CY7C1009V33-12：128K×8，12ns，3.3V，加入一个等待。
4)对于C55x和C6000系列： TI的DSP中只有C55x和C6000可以同同步的存储器相连，同步存储器可以保证系统的数据交换效率更高。
ROM： AM29LV400-55(SST39VF400)：256K×16，55ns，3.3V。
SDRAM： HY57V651620BTC-10S：64M，10ns。
SBSRAM： CY7C1329-133AC，64k×32；
CY7C1339-133AC，128k×32。
FIFO：CY7C42x5V-10ASC，32k/64k×18。

DSP芯片有多大的驱动能力？
DSP数字信号处理的驱动能力较强，可以不加驱动，连接8个以上标准TTL门。

调试TMS320C2000系列的常见问题？
1)单步可以运行，连续运行时总回0地址： Watchdog没有关，连续运行复位DSP回到0地址。
2)OUT文件不能load到片内flash中： Flash不是RAM，不能用简单的写指令写入，需要专门的程序写入。CCS和C Source Debugger中的load命令，不能对flash写入。 OUT文件只能load到片内RAM，或片外RAM中。
3)在flash中如何加入断点： 在flash中可以用单步调试，也可以用硬件断点的方法在flash中加入断点，软件断点是不能加在ROM中的。硬件断点，设置存储器的地址，当访问该地址时产生中断。
4)中断向量： C2000的中断向量不可重定位，因此中断向量必须放在0地址开始的flash内。在调试系统时，代码放在RAM中，中断向量也必须放在flash内。

调试TMS320C3x系列的常见问题？
1) TMS320C32的存储器配置： TMS320C32的程序存储器可以配置为16位或32位；数据存储器可以配置为8位、16位或32位。
2)TMS320VC33的PLL控制： TMS320VC33的PLL控制端只能接1.8V，不能接3.3V或5V。

如何调试多片DSP？
对于有MPSD仿真口的DSP（TMS320C30/C31/C32），不能用一套仿真器同时调试，每次只能调试其中的一个DSP；对于有JTAG仿真口的DSP，可以将JTAG串接在一起，用一套仿真器同时调试多个DSP，每个DSP数字信号处理可以用不同的名字，在不同的窗口中调试。注意：如果在JTAG和DSP间加入驱动，一定要用快速的门电路，不能使用如LS的慢速门电路。

在DSP系统中为什么要使用CPLD？
DSP的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式，已不能满足DSP系统的要求。同时，DSP系统中也经常需要外部快速部件的配合，这些部件往往是专门的电路，有可编程器件实现。 CPLD的时序严格，速度较快，可编程性好，非常适合于实现译码和专门电路。

DSP系统构成的常用芯片有哪些？
1) 电源： TPS73HD3xx，TPS7333，TPS56100，PT64xx...
2)Flash： AM29F400，AM29LV400，SST39VF400...
3)SRAM： CY7C1021，CY7C1009，CY7C1049...
4)FIFO: CY7C425，CY7C42x5...
5)Dual port： CY7C136，CY7C133，CY7C1342...
6)SBSRAM： CY7C1329，CY7C1339...
7)SDRAM： HY57V651620BTC...
8)CPLD： CY37000系列，CY38000系列，CY39000系列...
9)PCI： PCI2040，CY7C09449...
10)USB： AN21xx，CY7C68xxx...
11)Codec：TLV320AIC23，TLV320AIC10...
12)A/D,D/A：ADS7805，TLV2543...
具体资料见www.ti.com，http://www.cypress.com/

什么是boot loader？
DSP的速度尽快，EPROM或flash的速度较慢，而DSP片内的RAM很快，片外的RAM也较快。为了使DSP充分发挥它的能力，必须将程序代码放在RAM中运行。为了方便的将代码从ROM中搬到RAM中，在不带flash的DSP中，TI在出厂时固化了一段程序，在上电后完成从ROM或外设将代码搬到用户指定的RAM中。此段程序称为“boot loader”。