网站首页
电子产品世界 » 论坛首页 » FPGA

标签  -  综合

全部| 精华| 求助| 下载
共60条 2/2 ‹ 1 2 跳转至页
在使用ISE12.3综合的时候，出现下列错误是什么意思，要如何调整？谢谢！
babydeer|浏览：7219|回复：2| Jason_Zhang 2011-05-23 10:18:47
FPGA开发全攻略连载之十二：FPGA实战开发技巧（7）
jackwang|浏览：3443|回复：0| jackwang 2010-11-13 10:19:23
FPGA开发全攻略连载之十二：FPGA实战开发技巧（3）
jackwang|浏览：4535|回复：0| jackwang 2010-11-13 10:17:28
如何用synplify综合修改后的IP生产的 ram？
becoll|浏览：4617|回复：3| Jason_Zhang 2010-09-19 12:31:03
FPGA综合仿真错误
husion|浏览：5829|回复：14| husion 2010-04-21 15:26:48
网表形式的子模块会被重新综合吗？
becoll|浏览：3174|回复：4| becoll 2010-04-19 16:48:29
求synplify综合报告某警告的含义
becoll|浏览：2972|回复：0| becoll 2010-04-10 09:30:06
谈VHDL/Verilog的可综合性以及对初学者的一些建议（转）
Jason_Zhang|浏览：2421|回复：1| jackwang 2009-06-11 17:49:16
FPGA设计全流程，综合应用Modelsim、Synplify.Pro、ISE
Jason_Zhang|浏览：3308|回复：0| Jason_Zhang 2009-03-17 13:09:32
谈VHDL/Verilog的可综合性以及对初学者的一些建议
叮叮当当|浏览：2347|回复：0| 叮叮当当 2008-01-06 00:30:26
(转）IC设计中逻辑综合的一般步骤及相关基本概念
叮叮当当|浏览：2805|回复：0| 叮叮当当 2008-01-06 00:29:33
综合软件不支持的Verilog语言描述
叮叮当当|浏览：2858|回复：1| 两毛 2007-12-15 23:33:30
在Altera器件开发中提高VHDL的综合质量
叮叮当当|浏览：2276|回复：0| 叮叮当当 2007-12-13 12:51:34
ASIC逻辑综合中对关键路径处理方法的研究
叮叮当当|浏览：2326|回复：0| 叮叮当当 2007-12-13 12:45:59
MATLAB算法转换成为可综合RTL代码
lacyli|浏览：2924|回复：0| 2007-06-08 23:09:00
ASIC实验室综合脚本教程
叮叮当当|浏览：2619|回复：0| 2007-05-18 23:03:00
[转帖]做DSP最应该懂的57个问题【转贴自综合电子论坛】
cb8534|浏览：3225|回复：0| 2007-03-10 10:22:00
[转帖]结合自己的经验，给大家综合一下DSP与普通MCU的区别[转自avrw]
cb8534|浏览：2813|回复：0| 2007-03-10 10:18:00
在综合报告里有没有报告综合所用的时间呀？
xinyancode|浏览：3185|回复：1| 2007-01-13 02:30:00
科技综合类期刊诚征论文稿件！ＱＱ：229825591. [原创]
michelle99|浏览：2370|回复：0| 2005-09-28 22:08:15
全部|精华
共60条 2/2 ‹ 1 2 跳转至页