12楼
我想问题应该是：
你的锁相环输入是50M，倍频到80M，这个倍频系数你是怎么设计的？
锁相环的倍频不是随心所欲，它是有规定的系数！
13楼
问题是：
你的外部晶振是50M，要倍频到80M，你的锁相环倍频系数是怎么设计的？
锁相环的倍频系数不能随心所欲，它是有固定的。
另外，查一下硬件，看锁相环IO处有没有接磁珠和滤波电容。
14楼
不明白你的“锁相环IO处”是什么意思？这里用的是FPGA的内部PLL，就不需要磁珠和电容。PLL有两个分频系数，把50M倍到80M是可以的
回复
 我要赚赏金打赏帖 |
|
|---|---|
| STM32C0116DK开发探索记（3）被打赏￥30元 | |
| STM32C0116DK开发探索记（2）被打赏￥24元 | |
| STM32C0116DK开发探索记（1）被打赏￥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏￥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏￥26元 | |
| 基于MCP23S17的输入输出功能模块控制被打赏￥20元 | |
| 【S32K3XX】SPD 软件包使用Link文件修改被打赏￥22元 | |
| Switch-Case局部变量定义问题被打赏￥23元 | |
| 基于米尔TIAM62L开发板的串口通信及应用被打赏￥20元 | |
| PCF8574功能模块及其使用被打赏￥20元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
