12楼
我想问题应该是:
你的锁相环输入是50M,倍频到80M,这个倍频系数你是怎么设计的?
锁相环的倍频不是随心所欲,它是有规定的系数!
13楼
问题是:
你的外部晶振是50M,要倍频到80M,你的锁相环倍频系数是怎么设计的?
锁相环的倍频系数不能随心所欲,它是有固定的。
另外,查一下硬件,看锁相环IO处有没有接磁珠和滤波电容。
14楼
不明白你的“锁相环IO处”是什么意思?这里用的是FPGA的内部PLL,就不需要磁珠和电容。PLL有两个分频系数,把50M倍到80M是可以的
回复
我要赚赏金打赏帖 |
|
|---|---|
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏¥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏¥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏¥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏¥32元 | |
| 三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏¥25元 | |
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
我要赚赏金
