假设我有一个顶层设计文件top.vhd和三个子模块module1.vhd、module2.vhd和module3.vhd。
以前用quantusII的logiclock功能时允许使用synplify单独综合各模块,例如单独综合module1.vhd,生成module1.vqm文件,然后用module1.vqm替换掉原工程的module1.vhd。
现在用ISE也想用类似的方法。我用synplify单独综合了一个模块,生成edf网表文件,替换原工程相应文件时,报错说顶层设计文件不是edif格式的。
难道用synpify综合ISE的工程文件只能整体综合吗?还是我用的方法不对?
共3条
1/1 1 跳转至页
用synplify不能单独综合ISE工程的某一个模块吗?
en,不过ISE的增量编译还有点不太会用。
如果某个子模块如module1.vhd满足了功能和时序条件,那么将它设为portion或使用smartguaid技术,这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件,好像在ISE工程中是不能对某一子模块单独做后仿真的(缺少sdf文件),我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了,可以单独对各模块综合,添加约束,直到满足时序条件,再用生成的网表文件替换原模块文件,就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
如果某个子模块如module1.vhd满足了功能和时序条件,那么将它设为portion或使用smartguaid技术,这样下次编译时就不会影响到这个模块的逻辑了。然而我不知道该如何确定这个子模块是否满足功能和时序条件,好像在ISE工程中是不能对某一子模块单独做后仿真的(缺少sdf文件),我对在ISE中加时序约束也感到很头疼。
用synplify就不一样了,可以单独对各模块综合,添加约束,直到满足时序条件,再用生成的网表文件替换原模块文件,就能保证这个模块的逻辑在下次综合中不会改变。
继续研究中............
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏¥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏¥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏¥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏¥32元 | |
| 三分钟快速上手搭建nRF Connect SDK开发环境(VSCode)被打赏¥25元 | |
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
我要赚赏金
