详细描述一下:我使用megawizard或coregenerator生成一个ram,由于想改变fifo的深度和位宽等参数,所以就把生成的。v文件改了,将位宽和深度的信息用parameter的形式传出去,改了后用原来的工具综合没问题,但用synplify综合后到quantus或ise布局布线时就报错,识别不了ram模块
请问有没有办法改了。v文件后用synplify综合后还能识别是IP产生的ram
打赏帖 | |
---|---|
分享博世的两种不同的喷射系统模式被打赏5分 | |
汽车+开路实验与短路实验被打赏10分 | |
多点式电子控制汽油喷射系统知识分享被打赏10分 | |
分享机械控制式汽油喷射系统被打赏5分 | |
汽车显示屏——第2部分:TFTLCD、OLED和micro-LED显示屏电源技术被打赏50分 | |
汽车+汽车电路板的走线规则被打赏20分 | |
五一劳动节快乐被打赏5分 | |
【分享开发笔记,赚取电动螺丝刀】s32k146适配zephyr(六)使用Ozone调试镜像被打赏29分 | |
【分享开发笔记,赚取电动螺丝刀】s32k146适配zephyr(五)添加设备树节点被打赏33分 | |
【分享开发笔记,赚取电动螺丝刀】s32k146适配zephyr(四)使用I2C总线驱动RA8900CE芯片被打赏23分 |