网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » ip core 中dds 怎么用？

共26条 2/3 ‹ 1 2 3 › 跳转至页
只为吸引你
菜鸟
2011-05-09 22:00:54     打赏
11楼
,大牛啊，你没明白我的意思哈，你看到我上边写的那个程序了吗？我是想问啊，那个data怎么给它送数？
就是我知道了它是多少，也知道什么时候要改变输出频率，但是我的“data<=10737418；”这句话，应该写在什么地方呢？顶端那个模块中也没有data<=10737418”这句话啊。难道在其他的什么模块中吗？
ps：感谢你这么不厌其烦的给我解答。3q哈。
另外你的12.0的版本是从什么地方下的啊，给个地址呗，还有注册的key哈，我的这个不知道是不是太老了还是怎么的了，在生成滤波器时（fir compiler）总是出现“0x60010440指令引用的0x00000000内存，该内存不能为read”这句话，然后我点了确定后，ip core的生成过程就中断了。

评论
dreamjsc
工程师
2011-05-10 13:04:26     打赏
12楼

你现在生成的只是一个DDS模块，当然需要写一个控制DDS输出的模块！在控制模块中把WE与DATA的时序写好！

你程序中dds1模块是没有任何意义的，因为它完全等同于mydds模块，所以你可以把控制模块写在dds1中！


评论
dreamjsc
工程师
2011-05-10 13:06:11     打赏
13楼
ISE12.1下载见：http://forum.eepw.com.cn/thread/182858/1

评论
只为吸引你
菜鸟
2011-05-10 19:51:16     打赏
14楼
呵呵，终于明白了，这么大的事，书上竟然只字未提，真是气人。
另外在问句，如果用dds做固定频率的载波发生器的话（就是没用data），是不是也就不用加那个控制模块了啊？

评论
dreamjsc
工程师
2011-05-11 08:57:25     打赏
15楼

固定频率有两种：第一种是生成IP时，频率就固定，即频率是不可重配置的，这样的话可以不要控制模块；第二种是频率是可编程的，即上电只配置一次频率，之后保持不变，这样的话仍需要控制模块！


评论
只为吸引你
菜鸟
2011-05-20 21:13:21     打赏
16楼
恩，谢谢。隔了一周啦，有些事情耽误了，没看到。
我想问问是不是第一种频率固定啦，是不是等于那个ip core的输入频率啊？不然那个频率控制字都没有啊，呵呵。还有我怎么忘了，频率的控制字k是怎么算的了，？真晕，那个2的n次幂，中的n是不是就是输出cosine或者sine中的【n-1，·····，0】的n个啊？
书上说假如，工作时钟为100m，输出个分辨率为0.1hz的，4mhz的波形！怎么算来算去，k=10737418呢？我怎么算也不是啊！输出的sine是10位的！

评论
dreamjsc
工程师
2011-05-21 10:05:50     打赏
17楼

第一种频率固定，在生成IP时就需要选择输出频率，根据输出频率和时钟频率，软件会自动算出频率控制字！

2的n次方中的n是指相位累加器的宽度！输出sine的位宽是幅度上的量化，与相位（频率）无关！


评论
只为吸引你
菜鸟
2011-05-21 22:04:08     打赏
18楼
恩，知道啦。但是我不是那样算的。
你看啊，频率分辨率是0.1HZ，那么系统工作fclk/2n=0.1hz吧。我把0.1hz直接带入到fout=fclk×k/2n中，k=40×106啊。这是为什么啊，·····唉？

评论
dreamjsc
工程师
2011-05-22 17:39:30     打赏
19楼

能把你的运算过程描述得再清楚点不？


评论
只为吸引你
菜鸟
2011-05-22 19:59:50     打赏
20楼
恩，
频率分辨率为0.1HZ吧，要求输出的fout=4MHZ。fclk=100MHZ。
根据公式频率分辨率f=fclk/2n。知道2n=100MHZ/0.1HZ=1000×106.
然后在根据公式：4M=fclk×K/2n。算出K=40×106.这么算错在什么地方了啊？呵呵

评论
共26条 2/3 ‹ 1 2 3 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]