解决方案:如果没有禁用JTAG方式,可以使用JTAG + AVR studio来更改熔丝位,从而重新使用ISP下载线下载程序。
心得体会:其实我也是无辜的,熔丝位是负逻辑,一不注意就后果严重了。当时,重新做了一个有源晶振来同步时钟,但不知道为什么?居然没有成功。ISP下载方式依然无法使用。最后,自己又做了一个Jtag才搞定。唉,典型二逼青年啊!共5条
1/1 1 跳转至页
我的AVR常见问题及解决
Normal
0
7.8 磅
0
2
false
false
false
EN-US
ZH-CN
X-NONE
MicrosoftInternetExplorer4
/* Style Definitions */
table.MsoNormalTable
{
mso-style-parent:"";
font-size:10.5pt;"Calibri","sans-serif";}
这段日子使用了Atmega16a,自己用万能板做的开发板用来做项目评估。遇到了不少的问题,现在将问题及解决方案与大家,希望大家在开发过程中,少走弯路,提高开发效率。
问题1:ISP下载线,线过长?
现象:当使用台式机的并口ISP下载时,读写正常。使用本本自带的并口下载时,能正常识别,但读写均失败,且无错误提示。烧写完成后,reset复位异常。
解决方案:重新制作了ISP下载线,将下载线控制在了10厘米以内,问题解决。
心得体会:线的质量,还真是灰常重要啊~~
问题2:熔丝位烧错,ISP无法识别?
现象:熔丝位晶振使用错误,导致ISP下载时钟无法同步。无法再使用ISP方式烧写程序与更改熔丝位。
关键词: 我的 常见问题 解决
共5条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |