【白皮书】采用Quartus II 渐进式编译技术提高效能
设计人员开发的FPGA 逻辑密度和性能在不断提高,面临的产品及时面市压力也越来越大。计算能力的提高速度不足以维持综合、布局布线编译时间不变。例如,在过去10 年中, Altera® 器件逻辑单元数量增长了35 倍,存储器位数增长了100 倍以上,而计算能力仅增长了10 倍。大型FPGA 中容量更大、性能更好的设计导致编译时间越来越长。
当今的FPGA 设计人员还需要应对编译时间问题,解决和以前ASIC 设计类似的时序逼近问题。2008 年,Altera 密度最大的Stratix® IV 和HardCopy® IV 设计的逻辑门数量平均达到ASCI 设计的两倍,如图1 所示。如果没有Altera 在缩短编译时间上的努力,这些大型设计在每一次设计改动时,可能需要一整天的时间进行编译,导致效率低下,浪费设计时间。详见wp-01062_CN.pdf。
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 |