


我的LED灯——作业1
实验目的: 熟悉QuartusII软件及FPGA初学 熟悉verilog语言 实验内容: 将LED灯间隔点亮,此为常亮。 源代码如下:
module led_show(led);
output [7:0] led; assign led = 8'b10101010; endmodule 将LED灯以每隔0.5秒闪烁,源代码如下:module led_flicker(sys_clk, sys_rstn, led);
input sys_clk; input sys_rstn; output [7:0] led; /* LED输出信号 */ reg [7:0] led; reg [24: 0] delay_cnt; always @(posedge sys_clk or negedge sys_rstn) begin if(!sys_rstn) delay_cnt <= 25'd0; else begin if(delay_cnt == 25'd24999999) delay_cnt <= 25'd0; else delay_cnt <= delay_cnt + 1'b1; end endalways @ (posedge sys_clk or negedge sys_rstn)
begin if(!sys_rstn) led <= 8'b11111111; else begin if(delay_cnt == 25'd24999999) led <= ~led; else led <= led; end end endmodule 实验结果: 完成LED灯交替常量显示
module led_flicker(sys_clk, sys_rstn, led);
input sys_clk; input sys_rstn; output [7:0] led; /* LED输出信号 */ reg [7:0] led; reg [25: 0] delay_cnt; always @(posedge sys_clk or negedge sys_rstn) begin if(!sys_rstn) delay_cnt <= 26'd0; else begin if(delay_cnt == 26'd4999999) delay_cnt <= 26'd0; else delay_cnt <= delay_cnt + 1'b1; end endalways @ (posedge sys_clk or negedge sys_rstn)
begin if(!sys_rstn) led <= 8'b11111111; else begin if(delay_cnt == 26'd4999999) led <= ~led; else led <= led; end end endmodule 完成编译,并成功在fpga开发板上显示。Cheer~~回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
汽车+汽车电子电阻解释与分析被打赏5分 | |
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 |