13、PLL简单的配置实验
PLL（锁相环），给PLL一个时钟输入，经过PLL内部处理后，在输出端口就可以得到一定范围的时钟频率。
下面用图文对PLL的配置简单的说明下。
步骤：
1、先建一个PLL的工程，这个大家都会，不用做介绍；
2、建完工程后，将不用的管脚设置为输入三态；
3、在Quartus的菜单栏选择tools--->MegaWizard Wizard Plug - In Manager
4、选择默认选项，如下图
5、如下图进行操作
（1）在I/O下，选择ALTPLL；
（2）选择Verilog HDL为配置PLL内核的使用语言；
（3）输入例化PLL的文件名；
6、选择器件的速度等级及外接晶振的大小
7、配置时钟c0的相关参数
8、配置时钟c1的参数
9、PLL核最终输出文件
（1）PLL_control.v PLL内部的控制IP核
（2）PLL_control_inst.v 是PLL的例化文件，可以直接复制来使用。
10、打开红框下面的 PLL_control_inst.v文件 复制里面PLL的例化模板
11、将PLL例化文件粘贴到PLL_test文件中，修改信号接口，与自己的定义的接口对应。
12、编译，打开RTL视图
PLL（锁相环），给PLL一个时钟输入，经过PLL内部处理后，在输出端口就可以得到一定范围的时钟频率。
下面用图文对PLL的配置简单的说明下。
步骤：
1、先建一个PLL的工程，这个大家都会，不用做介绍；
2、建完工程后，将不用的管脚设置为输入三态；
3、在Quartus的菜单栏选择tools--->MegaWizard Wizard Plug - In Manager
4、选择默认选项，如下图
5、如下图进行操作
（1）在I/O下，选择ALTPLL；
（2）选择Verilog HDL为配置PLL内核的使用语言；
（3）输入例化PLL的文件名；
6、选择器件的速度等级及外接晶振的大小
7、配置时钟c0的相关参数
8、配置时钟c1的参数
9、PLL核最终输出文件
（1）PLL_control.v PLL内部的控制IP核
（2）PLL_control_inst.v 是PLL的例化文件，可以直接复制来使用。
10、打开红框下面的 PLL_control_inst.v文件 复制里面PLL的例化模板
11、将PLL例化文件粘贴到PLL_test文件中，修改信号接口，与自己的定义的接口对应。
12、编译，打开RTL视图
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
