1.虚拟示波器采集频率设为20M;
2.使用CPLD驱动小尺寸LCD,显示波形及相关数据;
3.使用CPLD的IO口模拟USB接口,通过USB把采集数据发送到PC机的虚拟示波器程序上;
我选择第一种方案:申请PCB板,不购买组委会提供的元器件包
实验名称:基于CPLD的虚拟示波器的设计
实验概要: 1.虚拟示波器采集频率设为20M; 2.使用CPLD驱动小尺寸LCD,显示波形及相关数据; 3.使用CPLD的IO口模拟USB接口,通过USB把采集数据发送到PC机的虚拟示波器程序上; 以前拿过同学的FPGA来玩,学习了一下Verilog,感觉和51和C不一样的概念,不用机器码,直接逻辑电路完成功能,实在太强大了,现在有机会学习CPLD当然错过啦!!!!!!
以前拿过同学的FPGA来玩,学习了一下Verilog,感觉和51和C不一样的概念,不用机器码,直接逻辑电路完成功能,实在太强大了,现在有机会学习CPLD当然错过啦!!!!!!