EEPW论坛

4-1.归纳利用QuartusII进行VHDL文本输入设计的流程：从文本输入一直到硬件功能测试。

一．建立工程工作目录

1.     在计算机F盘中建立一个以自己的学号、姓名缩写的文件夹。

并在该文件夹下新建新的文件夹如test1、test2等。

二．新建工程

（1）打开并建立新工程管理窗口。选择File—>New project  wizard 命令。注意此工程保存在1中新建的子文件夹下，工程名、顶层实体名和文件名要一致。

（2）将设计文件加入工程中。将于工程有关的所有VHDL文件都加入此工程。

（3）选择目标芯片。根据实验箱上的芯片系列而定。

（4）工具设置。将于该工程有关的工具进行设置。

（5）结束设置。

三．新建设计文件

（1）选择file->new命令，在New窗口中的design files栏中选择VHDL File。然后输入VHDL源程序。

（2）文件存盘。选择File---Save As命令。存到子文件夹下。存盘文件名应该与实体一致。

四．编译前的设置

（1）选择的芯片。Assignments->Settings命令，在Category项中选择Device.

（2）选择配置器件的工作方式。

（3）选择配置器件和编程方式。

（4）选择目标引脚的端口状态。

（5）对双功能引脚进行设置。

如果不需要更改则无需变动。

五．全程编译

选择Processing->Start Compilation命令，启动全程编译。

编译之后可以查看编译报告Compilation Report)，也可以查看

RTL电路。

六．仿真

（1）打开波形编辑器。选择FileàNew命令，在New中选择

Vector Waveform File选项。

（2）设置仿真时间区域。选择EditàEnd Time命令，进行设置。

（3）波形文件存盘。选择File->--Save As命令。以默认名存入此前的子文件夹下。

（4）将工程的端口信号节点选入波形编辑器。

（5）仿真前进行一些设置，如去除毛刺，总线数据格式和参数等。

（6）并对信号节点进行波形的编辑。

（7）仿真器参数设置。选择Assignment—〉Settings 命令,在

Settingsà窗口下选择Gategory—>Simulator  Settings.在右侧的Simulator mode下拉列表框中选择Timing即时序仿真，并选择仿真激励文件名。选择Simulator period栏，确认选中了“Run Simulator until all vector stimuli  are used”.

(8)启动仿真器。选择Procession—〉start Simulator命令，启动仿真，直到出现Simulator  was successful,仿真结束。

（9）观察仿真结果。仿真波形文件Simulator Report通常会自动弹出。

七．引脚锁定

选择Assignments->Assignments Editor命令，在Category列表框中选择Locations.注意键入所希望的引脚标号。存储引脚信息后必须在编译一次，即启动start  Simulator命令。每一次改变引脚都需重新编译一次将引脚锁定信息编译进程序下载文件中。

八．编程文件下载

（1）打开编程窗和配置文件。选择Tools->Programmer命令，在编程窗口的编程模式Mode下拉列表中选择所需的方式。

（2）设置编程器。最后单击下载标符start按钮。当Progress显示出100%时，表示编程成功。

（3）硬件测试。与引脚锁定信息锁定的一致进行连线。调节输入记录输出