PCBlayout信号线之间做包地处理
PCBlayout中会遇到单总线，串口线TX、RX，IIC的时钟、数据线并排走的情况，为了防止互相干扰。有没有之间间隔拉宽一点，并且灌入铜皮，做所谓的包地处理。这个是有必要的吗？之前的工作经验，有看到一个老工程师都是这么处理的，比如串口走线到蓝牙的TX、RX之间。请问信号之间做包地处理它防止互相干扰的机理是什么？
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 每周了解几个硬件知识+buckboost电路（五）被打赏10分 | |
| 【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
| 野火启明6M5适配SPI被打赏20分 | |
| NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
| 【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 | |
| 【换取逻辑分析仪】RA8使用perfcounter coremark跑分试验被打赏34分 | |
| 【换取逻辑分析仪】RA8使用perfcount计算freertos任务CPU使用率被打赏38分 | |
| 【换取逻辑分析仪】RA8使用RA smart 工具配置运行Freertos被打赏27分 | |
| 【换取逻辑分析仪】RA8 IAR 环境下Debug异常解析被打赏45分 | |
| 【笔记】visit内存数据异常问题被打赏50分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂