我还没找到VGA显示器。这个实验是写好程序之后发给anmko,他帮我看的。
先说声谢谢再说别的


32楼
显示VGA黑白条。。。只是黑白,彩色的还没做
显示图形也没做
/*************************************************
* Module Name : vga_control_module
* Engineer : hanshuyujifen
* Target Device : EP2C5Q208C8
* Tool versions :
* Create Date :
* Revision : v1.0
* Description :
**************************************************/
module vga_control_module(sys_clk,sys_rstn,ready_sig,
colum_add,row_add,
vga_r2,vga_r1,vga_r0,
vga_g2,vga_g1,vga_g0,
vga_b1,vga_b0);
input sys_clk,sys_rstn;
input ready_sig;
input [10:0] colum_add;
input [9:0] row_add;
output vga_r2,vga_r1,vga_r0;
output vga_g2,vga_g1,vga_g0;
output vga_b1,vga_b0;
reg isRectangle;
always@(posedge sys_clk or negedge sys_rstn)
begin
if(!sys_rstn)
isRectangle <= 1'b0;
else if(colum_add>11'd0 && row_add < 10'd100)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd200 && row_add < 10'd300)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd400 && row_add < 10'd500)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd600 && row_add < 10'd640)
isRectangle <= 1'b1;
else
isRectangle <= 1'b0;
end
assign vga_r2 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_r1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_r0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g2 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_b1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_b0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
endmodule
显示图形也没做
/*************************************************
* Module Name : vga_control_module
* Engineer : hanshuyujifen
* Target Device : EP2C5Q208C8
* Tool versions :
* Create Date :
* Revision : v1.0
* Description :
**************************************************/
module vga_control_module(sys_clk,sys_rstn,ready_sig,
colum_add,row_add,
vga_r2,vga_r1,vga_r0,
vga_g2,vga_g1,vga_g0,
vga_b1,vga_b0);
input sys_clk,sys_rstn;
input ready_sig;
input [10:0] colum_add;
input [9:0] row_add;
output vga_r2,vga_r1,vga_r0;
output vga_g2,vga_g1,vga_g0;
output vga_b1,vga_b0;
reg isRectangle;
always@(posedge sys_clk or negedge sys_rstn)
begin
if(!sys_rstn)
isRectangle <= 1'b0;
else if(colum_add>11'd0 && row_add < 10'd100)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd200 && row_add < 10'd300)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd400 && row_add < 10'd500)
isRectangle <= 1'b1;
else if(colum_add>11'd0 && row_add > 10'd600 && row_add < 10'd640)
isRectangle <= 1'b1;
else
isRectangle <= 1'b0;
end
assign vga_r2 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_r1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_r0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g2 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_g0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_b1 = ready_sig && isRectangle ? 1'b1 : 1'b0;
assign vga_b0 = ready_sig && isRectangle ? 1'b1 : 1'b0;
endmodule


回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】接线错误导致测试数据异常被打赏40分 | |
stm32f103驱动舵机被打赏20分 | |
汽车+汽车电子电阻解释与分析被打赏5分 | |
STM32F103的I2C驱动OLED动态显示被打赏30分 | |
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 |