12楼
我想问题应该是:
你的锁相环输入是50M,倍频到80M,这个倍频系数你是怎么设计的?
锁相环的倍频不是随心所欲,它是有规定的系数!
13楼
问题是:
你的外部晶振是50M,要倍频到80M,你的锁相环倍频系数是怎么设计的?
锁相环的倍频系数不能随心所欲,它是有固定的。
另外,查一下硬件,看锁相环IO处有没有接磁珠和滤波电容。
14楼
不明白你的“锁相环IO处”是什么意思?这里用的是FPGA的内部PLL,就不需要磁珠和电容。PLL有两个分频系数,把50M倍到80M是可以的
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【S32K3XX】LPSPI参数配置说明被打赏¥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏¥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏¥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏¥21元 | |
| 「AI编程记录--含源码」用一晚上的时间写一个esp32的示波器被打赏¥19元 | |
| STM32C0116DK开发探索记(3)被打赏¥30元 | |
| STM32C0116DK开发探索记(2)被打赏¥24元 | |
| STM32C0116DK开发探索记(1)被打赏¥29元 | |
| 谨防极海G32M3101电机评估板易跌落的陷阱被打赏¥24元 | |
| 【全网首拆】M5STACK ATOM系列开发板拆解 / AtomS3R-CAM摄像头更换方法(提高10倍像素)被打赏¥26元 | |
我要赚赏金
