12楼
我想问题应该是：
你的锁相环输入是50M，倍频到80M，这个倍频系数你是怎么设计的？
锁相环的倍频不是随心所欲，它是有规定的系数！
13楼
问题是：
你的外部晶振是50M，要倍频到80M，你的锁相环倍频系数是怎么设计的？
锁相环的倍频系数不能随心所欲，它是有固定的。
另外，查一下硬件，看锁相环IO处有没有接磁珠和滤波电容。
14楼
不明白你的“锁相环IO处”是什么意思？这里用的是FPGA的内部PLL，就不需要磁珠和电容。PLL有两个分频系数，把50M倍到80M是可以的
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
