谢谢分享
谐振时,Vʟ和Vᴄ为何总是如此之高,大家有否思考过,其实,先前我曾在7楼略有交代,
恒流源及电磁场的「EMF (电动势)」,是听命于负载的,恒压源的EMF却是自己说了算,在负载上直接建立Q倍压降 根本不可能,
不过,L和C都是储能器件,藉交流电之助,两者可以互为对方的「电源」,Vʟ和Vᴄ跟EMF来回叠加,随着EMF的交变而节节攀升,那就足以克服Xʟ和Xᴄ,在L和C的身上砸下老高的压降,进而才能在环路中捅出强大的电流,
直至Vʀ涨至跟EMF齐平,叠加的进程也就无以为继,倘若R为0Ω,则恒压源无法建立任何压降跟自己抗衡,Vʟ和Vᴄ虽然贼高,但在环路中的总和为零,这样,不单电源短路,叠加进程也势必没完没了。
先前说了那么一大通话,其实都只能解释串联谐振的机理,并联谐振的堆叠过程,跟串联谐振是不一样的。
在芸芸一众谐振中,唯独有一种是 Vʟ和Vᴄ始终低于EMF (而且永不失真) 的,那就是以恒压源策动的并联谐振,它的平衡方式,让我联想到直流电动机转子里头那个跟转速成正比的反电势 (是动生电势,不是自感),
L和C的自身Q值愈高,槽路的压降就愈接近EMF,槽路内的电流为何能远远大于母线电流呢,因为,此电流乃环流,不过,虽然是环流但并不像单一环路那样处处相等,而是始终存在差额,这差额,就是槽路得以从电源汲取能量壮大自身的动力,这挥之不去的差值,正正就是母线电流 !
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【我想要一部加热台】使用8051单片机驱动WS2812被打赏40分 | |
【换取逻辑分析仪】rtthread添加RRH62000传感器驱动-基于野火启明6M5被打赏48分 | |
换逻辑分析仪+Verilog多输入门被打赏27分 | |
【换取逻辑分析仪】基于ESP32和LVGL的音频数据动态显示系统被打赏48分 | |
与电子爱好者谈读图四被打赏50分 | |
Let‘s do 第三季 [电子测光表] 基础任务和进阶任务成果展示被打赏50分 |