网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  S

全部| 精华| 求助| 下载
共2801条 17/71 |‹ ‹ 15 16 17 18 19 20 › ›| 跳转至页
ise 调用 modelsim error loading design 测试testbench 【FPGA/CPLD】
火焰昌|浏览：2782|回复：0| 火焰昌 2015-09-29 11:15:52
明德扬signaltapII使用教学视频+海量练习分享！！ 【FPGA/CPLD】
林浩浩|浏览：3564|回复：21| guyu1 2015-09-28 11:24:15
PWM电流控制，三角波比较法实现代码 【DSP系统】
xzyxtt|浏览：3866|回复：6| songzhige 2015-09-26 20:26:11
为什么quartus综合没有报错而modelsim rtl仿真就报错了 【FPGA/CPLD】
2013crazy|浏览：1703|回复：0| 2013crazy 2015-09-24 11:01:19
标题：免费申请试用-广州创龙DSP TMS320C6748开发板 【DSP系统】
simon1|浏览：1433|回复：0| simon1 2015-09-22 18:41:04
DDR2的仿真 【FPGA/CPLD】
zcgeek|浏览：2595|回复：3| shangziyun 2015-09-16 10:47:08
CCS6.0发布一周了，喜欢尝鲜的筒子弄点尝新报告啊 【DSP系统】
paradoxfx|浏览：7831|回复：8| 一路有你啊 2015-09-13 11:57:05
华为-海思部门与展讯CPU部门，选哪个？求建议。。 【FPGA/CPLD】
icdesign2020|浏览：44666|回复：10| icdesign2020 2015-09-10 23:31:07
SD卡，FPGA调试，SD4线模式，CMD17相应0x0000900，格式化后就读不到了 【FPGA/CPLD】
icdesign2020|浏览：3249|回复：4| icdesign2020 2015-09-10 23:26:51
嵌入式工程师必备，《dsp 入门精华》 【DSP系统】
杨晓强|浏览：1884|回复：4| realqian 2015-09-07 12:47:11
时钟周期约束 TIMESPEC 定义派生时钟用法 【FPGA/CPLD】
火焰昌|浏览：1974|回复：0| 火焰昌 2015-09-04 11:39:21
ISE环境下使用Verilog进行设计出现问题请教 【FPGA/CPLD】
XJTUMile|浏览：5615|回复：2| XJTUMile 2015-08-27 14:54:23
ALTERA FPGA能烧写程序，但是无法运行？nSTATUS信号一直在低电平状态 【FPGA/CPLD】
yunuswr|浏览：12807|回复：5| magicwyc 2015-08-25 23:55:40
基于DSP+CPLD的断路器智能控制单元设计 【DSP系统】
putianyaoxie|浏览：10061|回复：1| cc12343 2015-08-24 17:02:14
ISIM 中如何观察内部（或定义的中间）信号 【FPGA/CPLD】
火焰昌|浏览：1659|回复：0| 火焰昌 2015-08-14 17:08:38
Matlab数据在CCS中的调用 【DSP系统】
狗鹏子|浏览：7219|回复：5| 旭峰 2015-08-04 10:17:19
想问大神dsp程序对dat文件的使用问题 【DSP系统】
旭峰|浏览：2063|回复：2| 旭峰 2015-08-04 10:13:25
Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】
lijingdong123|浏览：1718|回复：0| lijingdong123 2015-08-03 13:25:38
Quartus II Warning 信息分析---你再也不用再担心Warning！ 【FPGA/CPLD】
zhuwei0710|浏览：14624|回复：60| yy20072214 2015-07-25 21:29:52
有没有好的关于TI 的 SYS/BIOS 的资料 【DSP系统】
52mcu|浏览：2020|回复：0| 52mcu 2015-07-18 20:26:24
求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】
xcruoyun|浏览：1746|回复：0| xcruoyun 2015-07-10 15:48:22
我用SDK2014.3.编译程序源代码的时候可以编译生成.o文件，但~~~~ 【FPGA/CPLD】
站的高尿的远|浏览：1714|回复：0| 站的高尿的远 2015-07-03 16:10:59
[精华] DDS原理简介（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：12925|回复：30| 花涛 2015-06-02 18:59:31
quartus 【FPGA/CPLD】
阳x简|浏览：3123|回复：0| 阳x简 2015-05-26 00:04:57
在多个always语句中对同一个变量进行赋值，结果无法综合。求教该怎么修改 【FPGA/CPLD】
shamuye|浏览：2895|回复：2| shamuye 2015-05-19 15:46:28
project底下的文件一直是 tcl scripts2 但我已经修改了tcl文件 一直没作用 【FPGA/CPLD】
站的高尿的远|浏览：1408|回复：0| 站的高尿的远 2015-05-11 15:05:14
创龙DSP源码 【DSP系统】
simon1|浏览：3264|回复：1| ahljj 2015-05-09 08:02:38
DSP中断设置简明教程 【DSP系统】
小绵羊|浏览：1947|回复：1| ahljj 2015-05-09 08:01:56
DSP的CMD文件写法综述 【DSP系统】
zhuzai|浏览：1631|回复：1| ahljj 2015-05-09 07:53:22
quartus联合modelsim仿真 【FPGA/CPLD】
zcgeek|浏览：2901|回复：0| zcgeek 2015-05-08 14:32:30
spartan6的开发板，现在要去弄基于FPGA的OFDM调制解调，现有的板子能跑吗？ 【FPGA/CPLD】
站的高尿的远|浏览：1964|回复：1| 51FPGA 2015-04-28 15:40:55
我安装quartus II，出现这个，怎么回事啊？ 【FPGA/CPLD】
站的高尿的远|浏览：1655|回复：0| 站的高尿的远 2015-04-20 16:26:29
contex r4的平台上做spi nor flash的烧写问题 【FPGA/CPLD】
站的高尿的远|浏览：1688|回复：0| 站的高尿的远 2015-04-15 13:47:52
请教一下大家，MATLAB调用SIgnal Tap 2出现如上错误是怎么回事？该如何解决？谢谢 【FPGA/CPLD】
站的高尿的远|浏览：1760|回复：0| 站的高尿的远 2015-04-15 10:20:14
CCS5.5 关于IQmathLib 【DSP系统】
白骨之舞|浏览：2688|回复：1| paradoxfx 2015-04-14 19:24:42
个dds产正弦信号问题 【FPGA/CPLD】
站的高尿的远|浏览：1508|回复：1| jackwang 2015-04-14 16:01:20
电脑怎么接收USB芯片68013的数据？ 【FPGA/CPLD】
站的高尿的远|浏览：1839|回复：2| jackwang 2015-04-13 14:38:04
有谁烧写过TMS320C54x系列的DSP 【DSP系统】
站的高尿的远|浏览：2366|回复：2| zwl773993221 2015-04-09 18:40:12
signal tap 【FPGA/CPLD】
学习一下|浏览：2225|回复：3| fpgachuxue 2015-04-07 10:31:39
xilinx开发有一个读音像iselise的东西吗？ 【FPGA/CPLD】
lhzh7|浏览：1916|回复：0| lhzh7 2015-04-05 13:42:14
全部|精华
共2801条 17/71 |‹ ‹ 15 16 17 18 19 20 › ›| 跳转至页