EEPW论坛

芯片开发语言为什么要用Chisel和Verilog

[精华] 时钟切换电路(clockswitchingglitchfree) 【FPGA/CPLD】

Chipscope信号无法找到的解决方案

chipscope 报错

请教一下，chip planner中的LCCOMB是LAB的意思吗？ 【FPGA/CPLD】

求大神：做nios，用的on_chip ram,编译后出现如下报错，怎么处理？ 【FPGA/CPLD】

DSP中归档器（Archiver）的使用 【DSP系统】

模拟乒乓球游戏机 【FPGA/CPLD】

【应用笔记】在Stratix IV器件收发器中，使用片上信号质量监控电路(EyeQ)功能(Using the On-Chip Signal Quality Mo 【FPGA/CPLD】

【应用笔记】使用Altera的PLD实现多协议标签切换(Implementing Multiprotocol Label Switching with Alte 【FPGA/CPLD】

【应用笔记】在Stratix II器件中使用校正的片上串行终端(Using Calibrated On-Chip Series Termination in S 【FPGA/CPLD】

【应用笔记】在Stratix III器件中实现片上终端(on-chip termination,OCT)校正(Implementing OCT Calibrat 【FPGA/CPLD】

【应用手册】Cyclone III Simultaneous Switching Noise (SSN) Design Guidelines 【FPGA/CPLD】

【应用手册】AN 547: Putting the MAX II CPLD in Hibernation Mode to Achieve Zero Standb 【FPGA/CPLD】

【应用手册】Achieving Timing Closure in Basic (PMA Direct) Functional Mode 【FPGA/CPLD】

【应用手册】Single-Port Triple-Speed Ethernet and On-Board PHY Chip Reference Design 【FPGA/CPLD】

StateMachine寫法！！ 【FPGA/CPLD】

FPGA开发全攻略连载之十三：FPGA实战开发技巧（12） 【FPGA/CPLD】

Switching Characteristics introduction 【FPGA/CPLD】

使用chipscope时为什么没有可用时钟信号？ 【FPGA/CPLD】

chipscope中如何保存设置 【FPGA/CPLD】

具有什么特征的内部信号可以被chipscope观察？ 【FPGA/CPLD】

chipscope中如何观察双向口信号？ 【FPGA/CPLD】

求教Modelsim的No objects found matching '*'原因 【FPGA/CPLD】

ISE时序约束笔记8——Achieving Timing Closure 【FPGA/CPLD】

哪位有chipscope pro 9.1的吗？急需。 【FPGA/CPLD】

有没有参加IIC-China 2007深圳展会的 【FPGA/CPLD】

Philips Microcontroller Seminar, China 2005 【DSP系统】

Philips Microcontroller Seminar, China 2005 【FPGA/CPLD】