EEPW论坛

哪如果要时序仿真得自己另外下载modesim做么？ 【FPGA/CPLD】

如果TI公司不断地更新算法标准，我怎样才能知道我的旧式算法仍能运行呢 【DSP系统】

piccolo系列的dsp如果出现有源晶振入口与JTAG TCK口冲突怎么办？ 【DSP系统】

[精华] QuartusII警告信息大解析 【FPGA/CPLD】

如果用单片机上电配置FPGA~~ 【FPGA/CPLD】

如果需要多路频率相同，但相位不同的时钟信号，改怎么办呢？ 【FPGA/CPLD】

Re: 板子上如果没有铺地，地线绕一圈好吗？ 【FPGA/CPLD】