这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 如果需要多路频率相同,但相位不同的时钟信号,改怎么办呢?

共13条 1/2 1 2 跳转至

如果需要多路频率相同,但相位不同的时钟信号,改怎么办呢?

助工
2009-07-02 16:39:28     打赏
rt,但是PLL只有三个输出,而且每个PLL都需要不同的时钟输入脚,这时给这么办呢?



关键词: 如果     需要     多路     频率     相同     相位     不同     时钟         

高工
2009-07-02 17:24:31     打赏
2楼
对每路时钟加一个移相网络,补偿

高工
2009-07-02 18:09:18     打赏
3楼

能不能给出具体的要求,比如频率大小、相位差、路数等,不同的要求。
移相网络是一个概括的词,更常见于模拟和射频,FPGA中是很难做的。


高工
2009-07-02 22:24:24     打赏
4楼
具体的相位能做到多少我不是太清楚,不过上次见有人做过45度、90度、180度等特殊相位的。

高工
2009-07-02 22:49:45     打赏
5楼
90度、180度等特殊相位,可以用逻辑门来做。其它的相位就无法用数字电路实现了。除非频率很小,可以用计数器分频实现。

助工
2009-07-03 13:42:21     打赏
6楼

频率都是200M,每路时钟的相位差1ns,至少要5路时钟


高工
2009-07-03 14:36:22     打赏
7楼
1ns是1GHz,这在FPGA中试无法精确产生的。
你的时钟是要在FPGA内用,还是在外部用?

菜鸟
2009-07-04 19:32:35     打赏
8楼

其实也不难 
要进行1ns那么小的相移  可以让时钟经过两个非门  用门的延时去做  这个延时很短 ,但时间没有办法估计;
还有一种方法  就是你要多大的相移  就用那个相移的时钟D触发延时
比如:2M的钟要相移5 ns ,就用2M的钟过一下200M钟的D触发  就可以啦


高工
2009-07-05 00:43:20     打赏
9楼
使用逻辑门延时是不可靠的。
如果需要产生的是低频时钟的话,可以用D触发器延时。但要产生200M时钟就不行了,至少现在的技术不行。

菜鸟
2009-07-05 10:38:02     打赏
10楼

我觉得关键还是要看要求延时是多少


共13条 1/2 1 2 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]