共1条
1/1 1 跳转至页
新手请教下VHDL问题

library ieee;
use ieee.std_logic_1164.all;
ENTITY CNT IS
PORT
(
clk_38m88: in std_logic;
reset: in std_logic;
clk_8k_out: out std_logic;
clk_19m44_out: out std_logic
);
END CNT;
ARCHITECTURE to_19m44 OF CNT IS
SIGNAL clk_19m44_buf : STD_LOGIC;
BEGIN
PROCESS (clk_38m88, reset)
BEGIN
IF (reset = '0') THEN
clk_19m44_buf <= '0';
ELSIF (clk_38m88'event and clk_38m88 = '1') THEN
clk_19m44_buf <= not clk_19m44_buf;
END IF;
END PROCESS;
clk_19m44_out <= clk_19m44_buf;
END to_19m44;
ARCHITECTURE to_8k OF CNT IS
SIGNAL clk_8k_buf : STD_LOGIC;
BEGIN
PROCESS (clk_38m88, reset)
VARIABLE div_cnt : integer range 0 to 2488;
BEGIN
IF (reset = '0') THEN
clk_8k_buf <= '1';
div_cnt := 0;
ELSIF (clk_38m88'event and clk_38m88 = '1') THEN
IF (div_cnt = 2488) THEN
div_cnt := 0;
clk_8k_buf <= not clk_8k_buf;
ELSE
div_cnt := div_cnt + 1;
clk_8k_buf <= clk_8k_buf;
END IF;
END IF;
END PROCESS;
clk_8k_out <= clk_8k_buf;
END to_8k;
这段代码为啥编译时说clk_19m44_out没有驱动呢。
如果把8k这个放前面编译时就会提示clk_8k_out没有驱动。 这是为啥呀,不明白呀。
关键词: 新手 请教 问题
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 | |
汽车电子中巡航控制系统的使用被打赏10分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏100分 | |
分享汽车电子中巡航控制系统知识被打赏10分 | |
分享安全气囊系统的检修注意事项被打赏10分 |