本人在大唐电信从事FPGA设计工作超过3年,精通Verilog HDL和VHDL,有XILINX,ALTERA和LATTICE公司的FPGA和CPLD的实际项目经历,熟练掌握Quartus,ISE,ispLEVER,Synplify,ModelSim等工具,工程实践经验丰富。现寻求兼职FPGA设计工作,可以根据具体需求,进行相关设计,提供源代码。邮箱:zhumj116@126.com,QQ:13462125,电话: 13458674228,朱先生,可联系或留言。
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |